Xilinx FPGA开发板

一、Nexus 4 DDR开发板

Nexus 4 DDR开发板搭载 Xilinx@ artix-7FPGA芯片,是一个打开即用型的数字电路开发平台,帮助使用者能够在课堂环境下实现诸多工业领域的应用。

相比早期版本,经优化后的 Artix7FPGA芯片能够实现更高性能的逻辑,并且能提供更多的容量,更好的性能以及更丰富的资源。

Nexus4DDR开发板集成了USB、以太网和其他端口,能实现从理论型组合电路到强大的嵌入式处理器的多种设计。

几个内置的外设:包括一个加速度计,一个温度传感器,微机电系统数字麦克风,扩音器和大量的I/O设备使 Nexus4DDR在不需要任何其他组件的情况下就能满足广泛的设计需求。新一代的 Nexus4DDR最值得被关注的改良是将原先的16MB的 Cellularram升级为128MB的DDR2SDRAM内存。 Nexus4DDR开发板如图所示,表4.1给出了 Nexus4DDR开发板功能说明。
(未完)

二、主要外围接口电路

(1)Nexus4 DDR Artix-7FPGA引脚分配

板卡包含16个拨动开关、5个按键、16个独立的LED指示灯和8位7段数码管,如图2所示。

实际应用中,如果误把分配给按键或拨动开关的FPGA引脚定义为输出将容易出现短路现象。因此,按键与拨动开关通过电阻与FPGA相连,以防止短路损坏FPGA。

5个按键作为瞬时开关,默认状态为低电平,当被按下时输出高电平。拨动开关根据拨动位置产生恒定高电平或低电平信号。

16个独立高效率的LED指示灯的阳极分别通过3309电阻与FPGA相连,当对应1O引脚为高电平时,点亮相应的LED指示灯。

此外,上电指示灯、FPGA编程状态指示灯和USB端口状态指示灯,用户不能使用。板卡上 Nexus4 DDR Artix7FPGA的引脚分配如表2所示,表中给出了用户I/O信号、7段数码管信号与FPGA引脚的对应关系

在这里插入图片描述

表2

(2)LED灯电路

LED灯电路如图2所示。当FPGA输出为高电平时,相应的LED点亮;否则,LED熄灭。板上配有16个LED。在实验中灵活应用,可用作标志显示或代码调试结果显示。

(3)拨码开关电路

拨码开关电路如图2所示。使用该16位拨码开关时需要注意:当开关拨到下挡时,表示FPGA输入为低电平。

(4)按键电路

按键电路如图2所示。板上配有5个按键,当按键按下时,表示FPGA的相应输入脚为高电平。在开发学习过程中,建议每个工程项目都有一个复位输入,这样有利于代码调试

(5)数码管电路

数码管电路如图2所示。板卡使用的是两个4位带小数点的7段共阳数码管,每位都由7段LED组成。每一段LED可以单独描述,当相应的输出脚为低电平时,该段位的LED点亮。虽然每一位数码管都有128种状态,但是实际中常用的是十进制数。位选位也是低电平选通。

每一位数码管的7段LED的阳极都连接在一起,形成共阳极结点,7段LED的阴极都是彼此独立的,如图4.3所示。共阳极信号用于4位数码管的输入信号使能端,4位数码管中相同段位的阴极连接到一起,分别命名为CA~CG。例如,4个数码管的D段LED的阴极都连接在一起,形成一个单独的电路结点,命名为CD。这些7段LED的阴极信号用于4位数码管显示,这种信号连接方式会产生多路显示,用户必须根据数码管的阳极使能信号来分别点亮相应数码管的段位。

为了点亮一段LED,阳极应为高电平,阴极为低电平。然而,板卡使用晶体管驱动共阳极结点,使得共阳极的使能反向。因此ANO ~ AN3、AN4 ~ AN7和CA ~ CG/DP信号都是低电平有效。当AN0 ~ AN3、AN4 ~ AN7为高电平时,数码管均不亮;AN0 ~ AN3、AN4 ~ AN7为低电平时,对应数码管的共阳极端为高电平,如果该数码管的阴极信号CA ~ CG和小数点DP为低电平,则对应LED段点亮。如果ANO ~ AN3、AN4 ~ AN7同时为低电平则数码管会显示同样的内容。
在这里插入图片描述

图2 板卡外设电路

在这里插入图片描述

图3 共阳极电路结点/b>

实际应用中,经常需要多个数码管显示,一般采取动态扫描显示方式。这种方式利用了人眼的滞留现象,即多个发光管轮流交替点亮。板卡上的8个数码管,只要在刷新周期1~ 16ms(对应刷新频率为60~1000Hz)期间使8个数码管轮流点亮一次(每个数码管的点亮时间就是刷新周期的1/8),则人眼感觉不到闪烁,宏观上仍可看到8位LED同时显示的效果。例如,刷新频率为62.5Hz,8个数码管的刷新周期为16ms,每一位数码管应该点亮1/8刷新周期,即2ms。

8位数码管的扫描控制时序图如图4所示,当数码管对应的阳极信号为高电平时,控制器必须按照正确的方式驱动相应数码管的阴极为低电平。例如,如果AN1为低电平且保持4ms,7段信号CA、CA和CC为低电平,则对应数码管显示为“7”;若AN1无效,AN0低电平有效且保持4ms,7段信号CB和CC为低电平,对应数码管显示为“1”,这样周而复始,则两个高位数码管始终显示为“71”。
在这里插入图片描述

图4 4位数码管时序图/b>

Vivado设计流程(一)新建工程

Vivado设计流程(二)设计文件输入

Vivado设计流程(三)功能仿真

xc5vlx115t-110t是一种Xilinx FPGA(现场可编程门阵列)芯片型号,它是Xilinx Virtex-5系列中的一员。而protel是一种电子设计自动化软件,用于绘制电子原理图和设计电路板。因此,"xc5vlx115t-110t Xilinx FPGA开发板 protel设计原理图"是指使用protel设计软件,绘制xc5vlx115t-110t Xilinx FPGA开发板的原理图。 在使用protel设计原理图时,我们首先需要了解xc5vlx115t-110t Xilinx FPGA引脚定义和特性。根据chip datasheet,我们可以知道该FPGA有多少个输入输出引脚,每个引脚的功能,电气特性等。然后,我们将这些信息输入到protel设计软件中,并创建一个新的电路板项目。 接下来,我们可以使用protel提供的功能和工具在电路板上放置各个元件和连接线。根据xc5vlx115t-110t芯片的引脚定义,我们可以添加相应的引脚和接口连接,以及其他必要的电子元件,例如电容器、电阻器和电感器等。在确定电路板布局和连接后,我们可以使用protel提供的工具来进行布线,确保电路板上各个元件的正确连接,并满足电气和信号完整性的要求。 最后,我们可以导出protel设计原理图为一个文件,该文件可以用于生产电路板或进行进一步的仿真和验证。通过这个原理图,工程师们可以了解如何连接和配置xc5vlx115t-110t FPGA,以及如何在电路板上放置其他所需的元件和连接线。 总而言之,“xc5vlx115t-110t Xilinx FPGA开发板 protel设计原理图”是指使用protel设计软件,绘制了一个xc5vlx115t-110t FPGA开发板的电路原理图,该原理图可作为基础设计文件用于进一步的电路板制造和设计验证。
评论 4
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值