FPGA高端图像处理开发板:鲲叔1号,寄托了未来的一块开发板

前言

在CSDN写博客传播FPGA开发经验已经一年多了,帮助了不少人,也得罪了不少人,有的人用我的代码赢得了某些比赛、得到了心仪的offer,也有的人天天骂我,anyway,哪怕只要还能帮助一个即将毕业的学生找到工作,哪怕只要还能帮助一个工程师解决项目开发的燃眉之急,我做的事情还是有意义的,今天,我要重磅推出个人高端FPGA图像处理开发板,我将之命名为“鲲叔1号”;

鲲叔1号----FPGA开发板

鲲叔1号----个人高端FPGA图像处理开发板简介如下:
在这里插入图片描述

核心板描述

FPGA型号:Xilinx–Kintex7–xc7k325tffg676-2;
时钟:5P49V5901芯片分出1路200M差分时钟、156.25M差分时钟、125M差分时钟、148.5M差分时钟,另外有一颗有源单端时钟晶振输出一路25M单端时钟;
内存:4片DDR3,4Gb内存;
闪存:MX25L25645GM2I-10G;
USB3.0:CYUSB3014-BZXI,已固化好,可直接用;

底板描述

目前市面上常见的FPGA开发板板载的图像接口几乎如下:
DVP接口的ov5640、ov7725等,最高只能支持到1080P的HDMI;
这类的开发板价格相对便宜,但只能玩玩儿,没有工程使用价值,难以想象,什么样的不怕死的公司会用ov5640摄像头这样的东西做产品。。。

鲲叔1号则不同,板载两路 4 lane mipi csi 接口,可以对接如下本人提供的MIPI摄像头:
索尼的IMX327摄像头;
索尼的IMX334摄像头;
索尼的IMX577摄像头;
索尼的IMX577摄像头;
索尼的IMX390摄像头;
。。。。后续更新

1路 HDMI 1.4 输出接口,支持1920x1080@60Hz,作为普通开发使用;
1路 HDMI 2.0 输入接口,支持4K,作为高端开发使用;
1路 HDMI 2.0 输出接口,支持4K,作为高端开发使用;
1路 USB 3.0 输出接口,支持1920x1080@60Hz,作为UVC开发使用;
1路千兆网口,作为UDP和TCP网络开发使用;
1路10G SFP光口,作为高速接口开发使用;
1路串口,作为简单的人机交互使用;
PCIE2.0 X4接口,作为高端PCIE开发使用;
1路JTAG下载口,配套有Xilinx下载器;
1路DC-12V-3A电源口,配套有电源适配器;

总体来说,接口相当高端和丰富,全网与之接口相似的FPGA开发板价格没有低于八千人民币的;

配套例程源码描述

配套例程开发是一个陆陆续续的过程,我提供的配套例程一定是上班验证的、具有工程项目价值的、性价比超高的例程,低端的例程我不会提供在这块开发板上;目前计划开发并提供的历程源码如下:
IMX327的MIPI解码HDMI输出例程;
IMX327的MIPI解码USB3.0 UVC输出例程;
IMX327的MIPI解码PCIE输出例程;
IMX327的MIPI解码图像缩放PCIE输出例程;
IMX327的MIPI解码图像缩放拼接PCIE输出例程;
IMX327的MIPI解码图像缩放HDMI输出例程;
IMX327的MIPI解码图像缩放拼接HDMI输出例程;
IMX327的MIPI解码图像缩放千兆网UDP网络输出例程;
IMX327的MIPI解码图像缩放拼接千兆网UDP网络输出例程;
IMX327的MIPI解码图像缩放万兆网UDP网络输出例程;
IMX327的MIPI解码图像缩放拼接万兆网UDP网络输出例程;
IMX327的MIPI解码GTX的SFP光口输出例程;
IMX327的MIPI解码图像缩放GTX的SFP光口输出例程;
IMX327的MIPI解码图像缩放拼接GTX的SFP光口输出例程;

AR0135全局曝光工业相机采集HDMI输出例程;
AR0135全局曝光工业相机图像缩放HDMI输出例程;
AR0135全局曝光工业相机图像缩放拼接HDMI输出例程;
AR0135全局曝光工业相机PCIE输出例程;
AR0135全局曝光工业相机图像缩放PCIE输出例程;
AR0135全局曝光工业相机图像缩放拼接PCIE输出例程;
AR0135全局曝光工业相机图像缩放千兆网UDP网络输出例程;
AR0135全局曝光工业相机图像缩放拼接千兆网UDP网络输出例程;
AR0135全局曝光工业相机图像缩放万兆网UDP网络输出例程;
AR0135全局曝光工业相机图像缩放拼接万兆网UDP网络输出例程;
AR0135全局曝光工业相机图像缩放USB3.0 UVC输出例程;
AR0135全局曝光工业相机GTX的SFP光口输出例程;
AR0135全局曝光工业相机图像缩放GTX的SFP光口输出例程;
AR0135全局曝光工业相机图像缩放拼接GTX的SFP光口输出例程;

HDMI 4K 发送输出例程;
HDMI 4K 输入输出环通例程;
IMX327的MIPI解码图像缩放HDMI 4K 发送输出例程;
AR0135全局曝光工业相机图像缩放HDMI 4K 发送输出例程;

千兆网UDP环通例程;
万兆网UDP环通例程;
千兆网TCP服务器环通例程(此例程太高端,需另外付费);
千兆网TCP客户端环通例程(此例程太高端,需另外付费);
万兆网TCP客户端环通例程(此例程太高端,需另外付费);
万兆网TCP服务器环通例程(此例程太高端,需另外付费);

配套服务描述

购买开发板后提供硬件如下:
开发板 X1;
下载器 X1;
电源适配器 X1;
IMX327 MIPI相机 X2(选配);
AR0135全局曝光工业相 X2(选配);

提供软件服务如下:
提供上述的一套工程源码例程,高端的需另外付费;
技术支持答疑服务;

开发板发货前,会将P4口的IMX327输入MIPI解码后USB3.0输出的例程烧录到FLASH中,用户拿到板子后,上电即可测试;
本博自己的测试视频如下:

IMX327-USB3.0-UVC


注意!
注意!
注意!
1、USB线一定要是3.0的,区别方法是USB口内部的塑料件是蓝色的,对应的,电脑的USB口也必须是3.0的;
2、USB线与电脑连接,一定要是直连,不能有转接的HUB,也就是开发板与电脑USB口直连;
3、电脑操作系统一定要是Windows10;
4、打开电脑自带的摄像头软件后,一定要选择“EZ-Camera!”,如下图:
在这里插入图片描述

开发板获取

获取方式:私,或者文章末尾的V名片。

iCESugariCESugar介绍 芯片规格 硬件说明iCE40UP5K iCELink 资源下载 开发环境搭建 视频教程 FPGA教程 参考 iCESugar 介绍iCESugar 是MuseLab基于Lattice iCE40UP5k设计的开源FPGA开发板开发板小巧精致,资源丰富,板载RGB LED,Switch,TYPE-C-USB, Micro-USB,大部分IO以标准PMOD接口引出,可与标准PMOD外设进行对接,方便日常的开发使用。 板载的调试器iCELink经过精心设计,支持拖拽烧录,用户只需将综合出的FPGA bitstream文件拖拽至虚拟U盘中,即可实现烧录。iCELink亦支持虚拟串口以和FPGA进行通信,同时引出JTAG接口,方便用户对FPGA上实现的SoC进行调试。 Lattice的iCE40系列芯片在国外的开源创客社区中拥有大量拥趸,其所有的开发软件环境亦均为开源。一般来说,假若您使用Xilinx或者Altera系列的开发板,您需要安装复杂臃肿的IDE开发环境(而且一般为盗版,使用存在一定法律风险), 在未开始开发前,首先还先需要学会如何操作其复杂的IDE。 iCE40则使用完全开源的工具链进行开发,包括FPGA综合(yosys),布线(arachne-pnr & nextpnr), 打包烧录(icestorm),编译(gcc),只需在Linux下输入数条命令,即可将整套工具链轻松安装,随后即可开始您的FPGA之旅,而且这一切都是开源的,您可仔细研究整个过程中任何一个细节的实现,非常适合个人研究学习,对于有丰富经验的开发者,亦可用来作为快速的逻辑验证平台。典型的基于iCE40系列的开源开发板有iCEBreaker、UPduino、BlackIce、iCEstick、TinyFPGA 等,社区中拥有丰富的demo可用于验证测试,或者作为自己开发学习的参考。 芯片规格iCE40UP5K-SG485280 Logic Cells (4-LUT + Carry + FF) 128 KBit Dual-Port Block RAM 1 MBit (128 KB) Single-Port RAM PLL, Two SPI and two I2C hard IPs Two internal oscillators (10 kHz and 48 MHz) 8 DSPs (16x16 multiply + 32 bit accumulate) 3x 24mA drive and 3x hard PWM IP 硬件规格iCE40UP5kSPI Flash使用W25Q64(8MB) 板载拨码开关和RGB LED可用于测试 所有IO以标准PMOD接口引出,可用于开发调试 iCELinkiCESugar实现了一个板载的调试器iCELink,您可仅用一根USB线便可实现FPGA的烧录和调试,具体功能说明如下: 拖拽烧录,将综合布线打包生成的bin文件(一般称之为配置或者逻辑)拖拽到iCELink的虚拟U盘中即可实现烧录 虚拟串口,可用于和FPGA直接数据的发送接收 支持JTAG, 可对FPGA上实现的SoC进行调试 通过MCO输出12Mhz时钟,作为FPGA的外部时钟 虚拟机镜像链接:https://pan.baidu.com/s/1qVSdwM7DnFbaS0xdqsPNrA提取码:6gn3 user: ubuntu passwd: ubuntu 所有环境包括综合(yosys),布线(nextpnr),打包(icesorm),编译器(gcc) 已经预制好,启动即可开始使用。 开发环境搭建推荐使用虚拟机镜像进行开发测试,简单方便。 FPGA工具链安装请参考icestorm gcc工具链安装请参考riscv-gnu-toolchain icesprog是为iCESugar开发的命令行烧写工具,仓库中已经提供,依赖libusb和hidapi,若自行搭建环境需要安装依赖的库 $sudo apt-get install libhidapi-dev $sudo apt-get install libusb-1.0-0-dev 视频教程开源FPGA开发板-硬件介绍 开源FPGA开发板-开发环境搭建 开源FPGA开发板-RISC-V SoC烧录演示 FPGA教程强烈推荐学习此教程,open-fpga-verilog-tutorialsrc/basic/open-fpga-verilog-tutorial目录中有对应的例程 参考icestorm toolchainhttp://www.clifford.at/icestorm/ examplehttps://github.com/damdoy/ice40_ultraplus_ex
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

9527华安

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值