ZYNQ--10G PCS/PMA手册解读

最新推荐文章于 2024-08-20 09:47:11 发布
最新推荐文章于 2024-08-20 09:47:11 发布
阅读量933 收藏 16
点赞数 18
文章标签： 高速接口 fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_46046124/article/details/137466406
版权
本文深入解读ZYNQ的10G PCS/PMA核心，涉及高速接口、以太网体系结构、延时问题及其解决策略。介绍了发射和接收延时的具体计算，特别强调了发射延时中的FEC功能影响。详细阐述了XGMII Interface、光模块接口、时钟和复位接口、控制接口以及核心设计，包括参考时钟的频率要求和时钟网络结构。同时，解释了TXC和RXC控制字符的含义以及正常和异常接收帧的时序。
摘要由CSDN通过智能技术生成

文章目录

核心概况

在这里插入图片描述
对于其中的RX链路弹性BUFF这里做个补充：

  • 弹性缓冲区为32字深(1字= 64位数据+ 8个控件)。(对于32位的10GBASE-R内核，弹性buff的深度是原来的两倍，宽度是原来的一半，但具有相同的属性）
  • 缓冲区通常填充到一半，然后在超过一半满时删除CC序列，在低于一半满时插入CC序列。

以太网体系结构

在这里插入图片描述
在这里插入图片描述

  • 第一张图描述了整个TCP设计框架，PHY PCS/PMA的上层是MAC，下层光模块。
  • 第二张图描述10G以太网PCS/PMA核心一端连接到10G以太网MAC，另一端通过串口连接到光模块(BASE-R)或背板(BASE-KR)。

延时问题

发射延时

从发送端XGMII的输入端口xgmii_txd[63:0]开始计时(直到该数据出现在收发端接口的gt_txd[31:0]上)，通过7系列核心的XGMII接口配置在发送方向的延迟为20个周期的txoutclk。当可

最低0.47元/天 解锁文章
翻斗花园牛爷爷XDU
关注
ZYNQ使用10G Ethernet Subsystem万兆网光通信
wangjie36的博客
11-19 6361
一，10G Ethernet Subsystem IP原理和硬件定义 uiudp_stack是一个“黑盒子”负责处理 ARP 以及 UDP IP 通信协议，上层协议是用户实际收发的有效数据部分，“10G Ethernet Subsystem IP"核负责处理以太网数据通过GTX高速串行接口传输。 SFP 屏蔽笼插入千兆 SFP 转 RJ45 电口或者光模块，SFP 信号定义如下图： 二，10G Ethernet Subsystem IP 配置 1，Ethernet Standa...
PCIE学习笔记：PCIE-PHY功能描述之什么是PMA/PCS？
2301_76887237的博客
03-07 4881
PCIe
PCS、PMA与PMD层
最新发布
weixin_41230430的博客
08-20 673
在发送端，PCS层将来自数据链路层（如MAC层）的并行数据进行编码（如64B/66B编码），并可能添加必要的控制信息和校验码（如CRC校验），然后将编码后的并行数据传递给PMA层进行串并转换。在发送端，PMA层将PCS层传来的并行数据通过串并转换器（SERDES）转换为串行数据流，并通过物理介质（如光纤、双绞线等）发送出去。在接收端，PMA层将接收到的串行数据流通过串并转换器恢复为并行数据，并进行时钟恢复和数据同步等操作，然后将并行数据传递给PCS层进行解码和处理。
xilinx zynq 10g相关ip延迟总览
树洞虫的博客
08-24 906
xilinx zynq 10g相关ip延迟总览各ip配置各ip延迟 各ip配置 10g mac 10g pcs/pma 10g sub system gtx start from baser gtx start from scratch 各ip延迟 ip sys clk latency 10g mac 10g pcs/pma 10g sub ...
pg047-gig-eth-pcs-pma.pdf
05-23
1G/2.5G Ethernet PCS/PMA or SGMII v16.1 LogiCORE IP Product Guide PG047 November 14, 2018
万兆以太网MAC设计（1）10G PCS PMA IP核使用
m0_56222647的博客
04-11 2232
初步打通了万兆以太网高速接口，后续将基于此进行完整的MAC层设计。
ug585-Zynq-7000-TRM.rar_ug585_ug585-Zynq-7000-TRM_zynq 手册_zynq-7
07-14
10. **应用实例**：手册可能包含多个实际应用案例，展示如何利用Zynq-7000 SoC的特性解决特定问题。 通过对《Zynq-7000 All Programmable SoC Technical Reference Manual》（UG585）的深入学习，开发者可以全面...
Xilinx Zynq-7000 SoC芯片资料技术手册资料设计指导合集.zip
03-21
Xilinx Zynq-7000 SoC芯片资料技术手册资料设计指导合集 Application Note Data Sheet Product Guide User Guide Zynq-7000 SoC产品选型手册 c_ug1144-petalinux-tools-reference-guide.pdf ug1037-vivado-axi-...
ug585-Zynq-7000-TRM,zynq著名手册文档ug585;官网如果太慢，可以这里下载
06-17
《Zynq-7000 All Programmable SoC 技术参考手册 UG585》是Xilinx公司为Zynq-7000系列应用处理器系统（AP SoC）提供的重要技术文档，旨在帮助设计者深入了解该平台的功能、架构以及实现方法。Zynq-7020作为Zynq-7000...
PCIE之PCS和PMA含义
逆风水手的博客
05-14 8045
在PCIe（Peripheral Component Interconnect Express）中，PCS和PMA都是物理层子层（Physical Layer Sublayer）的组成部分。PCS和PMA一起工作，使得PCIe可以实现高速、可靠的数据传输。
Xilinx的IP核gig_ethernet_pcs_pma例化案例
qq_49802073的博客
09-02 7809
Xilinx的IP核gig_ethernet_pcs_pma例化案例1G/2.5G Ethernet PCS/PMA or SGMII v16.1IP核例化计数开头的55,判断1000M或者100M以太网数据异步缓存FIFO总结 1G/2.5G Ethernet PCS/PMA or SGMII v16.1 废话不BB，直接用。手册看完，一礼拜没理解透。理解出现偏差。最后实验出真知。 IP核例化 gig_ethernet_pcs_pma_0 gig_ethernet_pcs_pma_0 ( .gtref
FPGA基于10G Ethernet PCS/PMA的10G UDP网络通信，XGMII接口64bit，提供2套工程源码和技术支持
qq_41667729的博客
05-31 2513
FPGA基于10G Ethernet PCS/PMA的10G UDP网络通信，XGMII接口64bit，提供2套工程源码和技术支持
Zynq-Linux移植学习笔记之34-使用PCS/PMA IP核配置网络
热门推荐
无知的我
02-18 1万+
1、硬件设计 设计图如下，zynq PS ETH1连接PCS/PMA IP核。 这里PCS/PMA IP核相当于PHY，外部通过PCB连接到光模块。IP核的对应配置如下： 上面重要的部分是PHY的地址1.   2、uboot设计 在uboot中启用双网卡，需要修改zynq-common.h和zynq-zc70x.h两个配置文件 首先在zynq-zc70x.h中增加GE...
10G 以太网开发，包含MAC + PCS/PMA以及时序约束
m0_50377668的博客
04-27 2666
每一层实现各自的功能和协议，并完成与相邻层的接口通信。对于 udp_ip 的例化时，设置本地的 ip 地址，也就是开发板的 IP 地址为192.168.0.2，本地的 MAC 地址为 000a3501fec0，目的 IP 地址设置为 192.168.0.3，源端口和目的端口都设置为 8080。udp_ip-----------------------------------------------------------udp协议转换，负责将用户数据转换为10g_ethernet的数据接口接受的数据。
PCS （物理编码子层）
D_daytime的博客
08-08 1万+
百度百科 PCS是物理编码子层，位于协调子层（通过GMII）和物理介质接入层（PMA）子层之间。 1 2 中文名 物理编码子层 外文名 PCS 类 型 协调子层和物理介质接入层子层 映 射 以太网MAC功能 负 责 8b/10b编码解码和CRC校验 PCS（物理编码）子层 PCS子层位于协调子层（通过GMII）和物理介质接入层（PMA）子层之间。PCS子层完成将经过完善定义的以太网MAC功能映射到现存的编码和物理层信号系统的功能上去。PCS子层和上层RS
pcs 模块 ， 信号编码技术
gaoxcv的博客
10-26 5321
PHY 一般包括 pcs 模块和 pma 模块 pma 负责串并转换， pcs负责线路传输优化算法，包括用于百兆以太网的 4B/5B编码，千兆以太网的 8B/10B编码，万兆以太网的 64B/66B编码，crc校验模块，并集成了负责channel绑定和时钟修正的弹性缓冲 pcs参考：https://baike.baidu.com/item/PCS/2648968?fr=aladdin 百兆以太网用的4B/5B编码与MLT-3编码组合:https://blog.csdn.net/fw01...
Xilinx IP 10G Ethernet PCS/PMA IP Core
baidu_34971492的博客
10-16 1768
10G以太网物理编码子层/物理介质连接（PCS/PMA）核心在Xilinx 10G以太网介质访问控制器（MAC）核心和具有10Gb/s能力的PHY之间形成了无缝接口，实现了高速以太网系统和子系统的设计。•根据万兆以太网规范设计IEEE标准802.3-2012第49、72、73、74条•管理PCS/PMA寄存器的可选管理数据接口（MDIO）•支持Zynq-7000、UltraScale中的10GBASE-SR、-LR和-ER光链路™, Virtex-7和Kintex-7设备（仅限LAN模式）
车载以太网：PHY（物理层）介绍
kevin1499的博客
02-03 3976
本文以TJA1101芯片为实例介绍了车载以太网PHY（物理层）组成。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值