pcs 模块 ， 信号编码技术

PHY 一般包括 pcs 模块和 pma 模块

pma 负责串并转换，

pcs负责线路传输优化算法，包括用于百兆以太网的 4B/5B编码，千兆以太网的 8B/10B编码，万兆以太网的 64B/66B编码，crc校验模块，并集成了负责channel绑定和时钟修正的弹性缓冲

pcs参考：https://baike.baidu.com/item/PCS/2648968?fr=aladdin

在10Gbit以太网中，此 phy 为将 并行数据 转换为 串行XAUI 接口的功能，而在其他低速以太网中可能没有此并串转换phy,直接以 rgmii 等接口的 lvcmos18电平发出， 具体原因是减少走线数量，增加走线长度，参考下面的截图

各种接口的简介：https://blog.csdn.net/weixin_40407893/article/details/103733034   https://www.jianshu.com/p/6c0a3baf0307

 

 

百兆以太网用的4B/5B编码与MLT-3编码组合:  https://blog.csdn.net/fw0124/article/details/8589397 

千兆以太网用的是8B/10B编码与NRZI编码组合方式 : 8B/10B https://www.sohu.com/a/164511327_657253     NRZI : https://blog.csdn.net/yxfabcdefg/article/details/53506694   

万兆以太网用的是64B/66B编码

PCIE 3.0用的是128B/130B编码

 

编码的效率由 4/5逐渐提高到 128/130

4B/5B负责保持足够多的1 （约等于0的数量） ，MLT-3负责用电平跳变代替1，MLT-3三种电平，直流分量更少

8B/10B负责保持足够多的1（约等于0的数量），NRZI负责用电平跳变代替1

 

编码的目的 ： 

1  避免长0 或长 1 ，（即减少直流分量），生成尽量多的电平反转

   a 增加对电容的通过性  ，长1损耗过大可能使1无法分辨

   b 不利于时钟恢复

2  负载均衡，基本保持数量相同的 0 和 1

 

 

 

以太网名称的解释：https://blog.csdn.net/LEON1741/article/details/105882130  即部分规则为   ：  后缀      F=fiber 光纤     C=coax     T=twisted  数字代表lane数量，

http://www.docin.com/p-2261887438.html, backplane 既背板pcb

backplane : https://wenku.baidu.com/view/c3f09dec5ef7ba0d4a733b63.html   

在连接背板的接口板上，通过协议转换PHY芯片将10GBASE-KR/40GBASE-KR4(实际为XLAUI/CAUI接口)  转换为XFI或SFI总线后接SFP+或XFP光模块

 

mac属于链路层，phy属于物理层  :https://baike.baidu.com/item/IEEE%20802.3/3684685?fromtitle=802.3&fromid=960717&fr=aladdin

MAC子层的数据封装所包括的主要内容有：数据封装分为发送数据封装和接收数据封装两部分，包括成帧、编制和差错检测等功能。数据封装的过程：当LLC子层请求发送数据帧时，发送数据封装部分开始按MAC子层的帧格式组帧：

（1）将一个前导码P和一个帧起始定界符SFD附加到帧头部分；

（2）填上目的地址、源地址、计算出LLC数据帧的字节数并填入长度字段LEN；

（3）必要时将填充字符PAD附加到LLC数据帧后；

（4）求出CRC校验码附加到帧校验码序列FCS中；

（5）将完成封装后的MAC帧递交MAC子层的发送介质访问管理部分以供发送； 接收数据解封部分主要用于校验帧的目的地址字段，以确定本站是否应该接受该帧，如地址符合，则将其送到LLC子层，并进行差错校验。