quartusII的RTL仿真实现

originhhh

已于 2024-04-01 19:33:19 修改

阅读量4.1k

点赞数 25

分类专栏： # 数字EDA前端技术文章标签： fpga开发

于 2023-12-24 16:37:36 首次发布

本文链接：https://blog.csdn.net/weixin_46838545/article/details/135182668

版权

数字EDA前端技术专栏收录该内容

2 篇文章 0 订阅

订阅专栏

一、quartusII简介

quartusII是一款集成式的EDA软件，主要用于FPGA的开发，包括了verilog代码编辑器、综合器、仿真器等，其还可以与modelsim实现联合仿真。

软件下载见：我的安装过程记录见博文，这是我转载的B站的视频以及我的下载记录，该视频我觉得讲得非常详细，非常适合入门，感谢！
注意：在quartusII软件中，命名Verilog代码文件名(.v)需要与模块名保持一致，且不能用中文或全数字命名。
此外，推荐参考书黄继业、潘松《EDA技术实用教程》第六版，作为初学者觉得可读性很高。

二、quartusII常用功能

2.1 项目内顶层文件切换与不同项目间切换

任何一项设计都是一项project，需要保持在一文件夹内。（因此，同一工程的所有文件都应在同一文件夹，而不同的项目就最好放不同文件夹）

项目内顶层文件切换
Asignment-Setings-General-Top-level entity
不同项目间切换
如需要切换项目，应该点击Open Project，选择相应项目的文件夹，选择QPF文件，而不是上方的Open File。

2.2 RTL级图形观察

start compilation编译成功后，Tool-Netlist-RTL Viewer，即可看到对应代码的RTL级电路。

2.3 代码仿真验证（这里没有加延时，主要是功能仿真之类的）

quartusII自带的仿真自带的仿真软件已经慢慢被放弃，目前主流是与第三方仿真软件，如ModelSim，如果代码功能比较简单可以选择University Program VWF 进行仿真，如果代码功能比较复杂则可以通过编写对应代码的测试代码(常称为Test Bench)直接使用ModelSim联合仿真。（如果刚开始安装quartusII时未安装ModelSim，需要安装仿真器后才可使用)

VWF仿真（按如下操作）

创建仿真

在这里插入图片描述
2. 插入端口

3. 设置仿真时间：Edit-Set End Time，看电脑性能与个人需求决定，如10us。
4. 设置输入信号（有两种方法）
方法1（总体设置）
分别选择输入端口(1处)，分别设置输入信号(2处)，其中，Period是周期总长、Duty cycle是高电平信号在一个周期中的占比，进行仿真(3处)。总体设置可以方便的产生输入信号的总体波型。
在这里插入图片描述
方法2（特殊设置）
总体设置输入信号，很难根据自己想要研究的问题设置特定的波形输入形式，于是我们可以在某一特定的区域按照我们自己的需求更改输入波形。