第21篇:基本D触发器

Q:本篇我们设计由2个D锁存器(主-从拓扑结构)组成的基本D触发器。

A:基本D触发器工作原理:主锁存器的输出作为从锁存器的输入,主锁存器的时钟信号与从锁存器的时钟信号相反,即当CLK=0时加载主锁存器的值;CLK=1时加载从锁存器的值,当CLK从0跳变为1时,主锁存器无效,会自动加载从锁存器的值。在D触发器中,仅当CLK的输入值发生从“0”到“1”的转变时(即时钟上升沿),D的值才会被存储到输出Q中。

image-20231023141439557

部分Verilog HDL代码:

image-20240328095735968

例化D触发器:使用DE2-115开发板的SW[0]作为数据输入D,KEY[0]作为时钟输入CLK;LEDR0显示D触发器的输出值Q。

ModelSim仿真结果:

  • 2
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值