HDLbits--count clock

已于 2023-06-17 10:20:09 修改
阅读量57 收藏
点赞数
文章标签： fpga开发 数学建模 嵌入式硬件 硬件架构 硬件工程
于 2023-06-16 17:42:10 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_49574391/article/details/131251330
版权
该代码段展示了用Verilog语言编写的一个时钟驱动的状态机，用于模拟小时、分钟和秒的计数，以及AM/PM的切换。在不同条件下更新各个时间位，并使用if-else结构处理逻辑。经过多次修改，解决了代码中的错误，实现了预期的功能。
摘要由CSDN通过智能技术生成

错误代码

module top_module(
    input clk,
    input reset,
    input ena,
    output pm,
    output [7:0] hh,
    output [7:0] mm,
    output [7:0] ss); 
    
    reg [3:0]sslow,sshigh,mmlow,mmhigh,hhlow,hhhigh;
    
    always@(posedge clk)
        begin
            if(reset)
                begin
                    hhhigh<=4'd1;
                    hhlow <= 4'd2;
                    mmhigh<=0;
                    mmlow<=0;
                    sshigh<=0;
                    sslow<=0;
                    pm <= 0;
                end
            else if(ena && sslow<4'b1001)
                begin
                    sslow <= sslow+'b1;
                    pm<=0;
                end
            else if(ena && sslow==4'b1001 && sshigh<4'd5)
                begin
                    sslow<=0;
                    sshigh<=sshigh+'b1;
                     pm<=0;
                end
            else if(ena && sslow==4'b1001 && sshigh==4'd5 && mmlow<4'd9)
                begin
                    sshigh<=0;
                    sslow<=0;
                    mmlow <= mmlow+'b1;
                     pm<=0;
                end
            else if(ena && sslow==4'b1001 && sshigh==4'd5 && mmlow==4'd9 && mmhigh<4'd5)
                begin
                    sshigh<=0;
                    sslow<=0;
                   mmlow <= 0;
                   mmhigh <= mmhigh +'b1;
                     pm<=0;
                end
            else if(ena && sslow==4'b1001 && sshigh==4'd5 && mmlow==4'd9 && mmhigh==4'd5&&hhlow<4'd9)
                begin
                    hhlow <= hhlow+'b1;
                    sshigh<=0;
                    mmhigh<=0;
                    mmlow <=0;
                    sslow<=0;
                     pm<=0;
                end
            else if(ena && sslow==4'b1001 && sshigh==4'd5 && mmlow==4'd9 && mmhigh==4'd5&&hhlow==4'd9&&hhhigh!=4'b1)
                begin
                    sshigh<=0;
                    sslow<=0;
                    mmhigh<=0;
                    mmlow<=0;
                    hhlow<=0;
                    hhhigh <= 4'b1;
                     pm<=0;
                end
            else if(ena && sslow==4'b1001 && sshigh==4'd5 && mmlow==4'd9 && mmhigh==4'd5&&hhlow<4'd2&&hhhigh==4'd1)
                 begin
                    sshigh<=0;
                    sslow<=0;
                    mmhigh<=0;
                    mmlow<=0;
                     hhlow <=hhlow+1'b1;
                     pm<=0;
                 end
            else if(ena && sslow==4'b1001 && sshigh==4'd5 && mmlow==4'd9 && mmhigh==4'd5&&hhlow==4'd1&&hhhigh==4'd1)
                begin
					sshigh<=0;
                    sslow<=0;
                    mmhigh<=0;
                    mmlow<=0;
                    hhlow <= 4'b1;
                    hhhigh <= 4'd2;
                    pm<=1;
                end
             else if(ena && sslow==4'b1001 && sshigh==4'd5 && mmlow==4'd9 && mmhigh==4'd5&&hhlow==4'd2&&hhhigh==4'd1)
                begin
					sshigh<=0;
                    sslow<=0;
                    mmhigh<=0;
                    mmlow<=0;
                    hhlow <= 4'b1;
                    hhhigh <= 4'd0;
                    pm<=0;
                end
                    
            
            else 
                begin
                    sshigh<=sshigh;
                    sslow <=sslow;
                    mmhigh<=mmhigh;
                    mmlow<=mmlow;
                    hhhigh<=hhhigh;
                    hhlow<=hhlow;
                end
        end
    
    assign ss[7:4]=sshigh;
    assign ss[3:0] =sslow;
    assign mm[7:4]=mmhigh;
    assign mm[3:0] =mmlow;
    assign hh[7:4]=hhhigh;
    assign hh[3:0] =hhlow;

endmodule

结果：

module top_module(
    input clk,
    input reset,
    input ena,
    output pm,
    output [7:0] hh,
    output [7:0] mm,
    output [7:0] ss); 
    
    reg [3:0]sshigh,sslow,hhhigh,hhlow,mmhigh,mmlow;
    
    always@(posedge clk)
        begin
            if(reset)
                begin
                    sshigh<=0;
                    sslow<=0;
                    mmhigh<=0;
                    mmlow<=0;
                    hhhigh<=4'd1;
                    hhlow<=4'd2;
                    pm<=0;
                end
            else if(!ena)
                begin
                    sshigh<=sshigh;
                    sslow<=sslow;
                    mmhigh<=mmhigh;
                    mmlow<=mmlow;
                    hhhigh<=hhhigh;
                    hhlow<=hhlow;
                    pm<=pm;
                end
            else if(sslow<4'd9)
                begin
                    sslow <= sslow+'b1;
                    pm<=0;
                end
            else if(sslow==4'd9&&sshigh<4'd5)
                begin
                    sslow<=0;
                    sshigh<=sshigh+'b1;
                    pm<=0;
                end
            else if(mmlow<4'd9&&sshigh == 4'd5&&sslow==4'd9)
                begin
                    sshigh<=0;
                    sslow<=0;
                    mmlow <= mmlow+'b1;
                    pm<=0;
                end
            else if(mmhigh<4'd5&&mmlow==4'd9&&sshigh==4'd5&&sslow==4'd9)
                begin
                    mmlow<=0;
                    sshigh<=0;
                    sslow<=0;
                    mmhigh<=mmhigh+'b1;
                    pm<=0;
                end
            else if(hhlow<4'd9&mmhigh==4'd5&&mmlow==4'd9&&sshigh==4'd5&&sslow==4'd9)
                begin
                    hhlow<=hhlow+'b1;
                    mmhigh<=0;
                    mmlow<=0;
                    sshigh<=0;
                    sslow<=0;
                    pm<=0;
                end
            else if(hhlow==4'd9&&mmhigh==4'd5&&mmlow==4'd9&&sshigh==4'd5&&sslow==4'd9)
                begin
                    hhhigh<=hhhigh+1'b1;
                    hhlow<=0;
                    mmhigh<=0;
                    mmlow<=0;
                    sshigh<=0;
                    sslow<=0;
                    pm<=0;
                end
            else if(!pm&&hhhigh==4'd1&&hhlow==4'd1&&mmhigh==4'd5&&mmlow==4'd9&&sshigh==4'd5&&sslow==4'd9)
                begin
                    hhlow<=hhlow+'b1;
                    mmhigh<=0;
                    mmlow<=0;
                    sshigh<=0;
                    sslow<=0;
                    pm<=1;
                end
            else if(hhhigh==4'd1&&hhlow==4'd2&&mmhigh==4'd5&&mmlow==4'd9&&sshigh==4'd5&&sslow==4'd9)
                begin
                    hhhigh<=0;
                    hhlow<=4'b1;
                    mmlow<=0;
                    mmhigh<=0;
                    sslow<=0;
                    sshigh<=0;
                    pm<=0;
                end
        end
    
    assign ss={sshigh,sslow};
    assign mm = {mmhigh,mmlow};
    assign hh ={hhhigh,hhlow};
            
                    

endmodule

 

修改后mm和ss没有错，其他的仍有错。

试试多个always块？不用 else if 语句？多个 always块中if语句 避免else if的逻辑？ 猜测前面几题没做出来的计数器都是因为 else if语句和多个if语句的区别没搞清楚。

修改后，用if语句： 

module top_module(
    input clk,
    input reset,
    input ena,
    output pm,
    output [7:0] hh,
    output [7:0] mm,
    output [7:0] ss); 
    
    reg [3:0]sshigh,sslow,hhhigh,hhlow,mmhigh,mmlow;
    
    always@(posedge clk)
        begin
            if(reset)
                begin
                    sshigh<=0;
                    sslow<=0;
                    mmhigh<=0;
                    mmlow<=0;
                    hhhigh<=4'd1;
                    hhlow<=4'd2;
                    pm<=0;
                end
            else if(!ena)
                begin
                    sshigh<=sshigh;
                    sslow<=sslow;
                    mmhigh<=mmhigh;
                    mmlow<=mmlow;
                    hhhigh<=hhhigh;
                    hhlow<=hhlow;
                    pm<=pm;
                end
            else
                begin
                if(sslow<4'd9)
                begin
                    sslow <= sslow+'b1;
                    pm<=0;
                end
            	if(sslow==4'd9&&sshigh<4'd5)
                begin
                    sslow<=0;
                    sshigh<=sshigh+'b1;
                    pm<=0;
                end
            	if(mmlow<4'd9&&sshigh == 4'd5&&sslow==4'd9)
                begin
                    sshigh<=0;
                    sslow<=0;
                    mmlow <= mmlow+'b1;
                    pm<=0;
                end
            	if(mmhigh<4'd5&&mmlow==4'd9&&sshigh==4'd5&&sslow==4'd9)
                begin
                    mmlow<=0;
                    sshigh<=0;
                    sslow<=0;
                    mmhigh<=mmhigh+'b1;
                    pm<=0;
                end
            	if(hhlow<4'd9&mmhigh==4'd5&&mmlow==4'd9&&sshigh==4'd5&&sslow==4'd9)
                begin
                    hhlow<=hhlow+'b1;
                    mmhigh<=0;
                    mmlow<=0;
                    sshigh<=0;
                    sslow<=0;
                    pm<=0;
                end
            	if(hhlow==4'd9&&mmhigh==4'd5&&mmlow==4'd9&&sshigh==4'd5&&sslow==4'd9)
                begin
                    hhhigh<=hhhigh+1'b1;
                    hhlow<=0;
                    mmhigh<=0;
                    mmlow<=0;
                    sshigh<=0;
                    sslow<=0;
                    pm<=0;
                end
            	if(!pm&&hhhigh==4'd1&&hhlow==4'd1&&mmhigh==4'd5&&mmlow==4'd9&&sshigh==4'd5&&sslow==4'd9)
                begin
                    hhlow<=hhlow+'b1;
                    mmhigh<=0;
                    mmlow<=0;
                    sshigh<=0;
                    sslow<=0;
                    pm<=1;
                    #(clk) pm<=0;
                end
            	if(hhhigh==4'd1&&hhlow==4'd2&&mmhigh==4'd5&&mmlow==4'd9&&sshigh==4'd5&&sslow==4'd9)
                begin
                    hhhigh<=0;
                    hhlow<=4'b1;
                    mmlow<=0;
                    mmhigh<=0;
                    sslow<=0;
                    sshigh<=0;
                    pm<=0;
                end
                end
        end
    
    assign ss={sshigh,sslow};
    assign mm = {mmhigh,mmlow};
    assign hh ={hhhigh,hhlow};
            
                    
 
endmodule

结果： 

 修改：pm<=~pm;

module top_module(
    input clk,
    input reset,
    input ena,
    output pm,
    output [7:0] hh,
    output [7:0] mm,
    output [7:0] ss); 
    
    reg [3:0]sshigh,sslow,hhhigh,hhlow,mmhigh,mmlow;
    
    always@(posedge clk)
        begin
            if(reset)
                begin
                    sshigh<=0;
                    sslow<=0;
                    mmhigh<=0;
                    mmlow<=0;
                    hhhigh<=4'd1;
                    hhlow<=4'd2;
                    pm<=0;
                end
            else if(!ena)
                begin
                    sshigh<=sshigh;
                    sslow<=sslow;
                    mmhigh<=mmhigh;
                    mmlow<=mmlow;
                    hhhigh<=hhhigh;
                    hhlow<=hhlow;
                    pm<=pm;
                end
            else
                begin
                if(sslow<4'd9)
                begin
                    sslow <= sslow+'b1;
                end
            	if(sslow==4'd9&&sshigh<4'd5)
                begin
                    sslow<=0;
                    sshigh<=sshigh+'b1;
                end
            	if(mmlow<4'd9&&sshigh == 4'd5&&sslow==4'd9)
                begin
                    sshigh<=0;
                    sslow<=0;
                    mmlow <= mmlow+'b1;
                end
            	if(mmhigh<4'd5&&mmlow==4'd9&&sshigh==4'd5&&sslow==4'd9)
                begin
                    mmlow<=0;
                    sshigh<=0;
                    sslow<=0;
                    mmhigh<=mmhigh+'b1;
                end
            	if(hhlow<4'd9&mmhigh==4'd5&&mmlow==4'd9&&sshigh==4'd5&&sslow==4'd9)
                begin
                    hhlow<=hhlow+'b1;
                    mmhigh<=0;
                    mmlow<=0;
                    sshigh<=0;
                    sslow<=0;
                end
            	if(hhlow==4'd9&&mmhigh==4'd5&&mmlow==4'd9&&sshigh==4'd5&&sslow==4'd9)
                begin
                    hhhigh<=hhhigh+1'b1;
                    hhlow<=0;
                    mmhigh<=0;
                    mmlow<=0;
                    sshigh<=0;
                    sslow<=0;
                end
            	if(!pm&&hhhigh==4'd1&&hhlow==4'd1&&mmhigh==4'd5&&mmlow==4'd9&&sshigh==4'd5&&sslow==4'd9)
                begin
                    hhlow<=hhlow+'b1;
                    mmhigh<=0;
                    mmlow<=0;
                    sshigh<=0;
                    sslow<=0;
                    pm<=~pm;
                end
            	if(hhhigh==4'd1&&hhlow==4'd2&&mmhigh==4'd5&&mmlow==4'd9&&sshigh==4'd5&&sslow==4'd9)
                begin
                    hhhigh<=0;
                    hhlow<=4'b1;
                    mmlow<=0;
                    mmhigh<=0;
                    sslow<=0;
                    sshigh<=0;
                end
                end
        end
    
    assign ss={sshigh,sslow};
    assign mm = {mmhigh,mmlow};
    assign hh ={hhhigh,hhlow};
            
                    
 
endmodule

 

 

 

修改： pm<=~pm 前的条件修改  把！pm删掉。结果成果。

module top_module(
    input clk,
    input reset,
    input ena,
    output pm,
    output [7:0] hh,
    output [7:0] mm,
    output [7:0] ss); 
    
    reg [3:0]sshigh,sslow,hhhigh,hhlow,mmhigh,mmlow;
    
    always@(posedge clk)
        begin
            if(reset)
                begin
                    sshigh<=0;
                    sslow<=0;
                    mmhigh<=0;
                    mmlow<=0;
                    hhhigh<=4'd1;
                    hhlow<=4'd2;
                end
            else if(!ena)
                begin
                    sshigh<=sshigh;
                    sslow<=sslow;
                    mmhigh<=mmhigh;
                    mmlow<=mmlow;
                    hhhigh<=hhhigh;
                    hhlow<=hhlow;
                end
            else
                begin
                if(sslow<4'd9)
                begin
                    sslow <= sslow+'b1;
                end
            	if(sslow==4'd9&&sshigh<4'd5)
                begin
                    sslow<=0;
                    sshigh<=sshigh+'b1;
                end
            	if(mmlow<4'd9&&sshigh == 4'd5&&sslow==4'd9)
                begin
                    sshigh<=0;
                    sslow<=0;
                    mmlow <= mmlow+'b1;
                end
            	if(mmhigh<4'd5&&mmlow==4'd9&&sshigh==4'd5&&sslow==4'd9)
                begin
                    mmlow<=0;
                    sshigh<=0;
                    sslow<=0;
                    mmhigh<=mmhigh+'b1;
                end
            	if(hhlow<4'd9&mmhigh==4'd5&&mmlow==4'd9&&sshigh==4'd5&&sslow==4'd9)
                begin
                    hhlow<=hhlow+'b1;
                    mmhigh<=0;
                    mmlow<=0;
                    sshigh<=0;
                    sslow<=0;
                end
            	if(hhlow==4'd9&&mmhigh==4'd5&&mmlow==4'd9&&sshigh==4'd5&&sslow==4'd9)
                begin
                    hhhigh<=hhhigh+1'b1;
                    hhlow<=0;
                    mmhigh<=0;
                    mmlow<=0;
                    sshigh<=0;
                    sslow<=0;
                end
            	if(hhhigh==4'd1&&hhlow==4'd1&&mmhigh==4'd5&&mmlow==4'd9&&sshigh==4'd5&&sslow==4'd9)
                begin
                    hhlow<=hhlow+'b1;
                    mmhigh<=0;
                    mmlow<=0;
                    sshigh<=0;
                    sslow<=0;
                    pm<=~pm;
                end
            	if(hhhigh==4'd1&&hhlow==4'd2&&mmhigh==4'd5&&mmlow==4'd9&&sshigh==4'd5&&sslow==4'd9)
                begin
                    hhhigh<=0;
                    hhlow<=4'b1;
                    mmlow<=0;
                    mmhigh<=0;
                    sslow<=0;
                    sshigh<=0;
                end
                end
        end
    

    
    assign ss={sshigh,sslow};
    assign mm = {mmhigh,mmlow};
    assign hh ={hhhigh,hhlow};
            
                    
 
endmodule

小天才dhsb
关注
dicts-word-count
03-21
在“dicts-word-count-main”这个文件名中，“main”可能指的是主程序或主入口。在实际应用中，可能包含读取文件、进行单词计数和输出结果等操作。在Python中，可以使用内置的`open()`函数以读取模式打开文件，然后...
Roblox-Group-Count
05-24
而"Roblox-Group-Count"项目则是针对Roblox社区小组成员数量的一种自动化监控工具，通过Webhook技术实现。Webhook是一种互联网上的通信机制，允许服务器在事件发生时主动发送数据到指定的URL，而非传统的客户端定期...
Make-Data-Count
05-15
在 "Make-Data-Count-master" 这个压缩包中，我们预期会找到项目的核心代码、配置文件、测试文件、README 文档以及其他相关资源。README 文件通常会包含项目介绍、安装指南、使用示例和贡献方式等信息。代码文件可能...
vue-countup-v2：countUp.js的Vue.js组件包装
02-06
vue-countup-v2 CountUp.js的Vue.js组件包装安装$ npm install --save countup.js vue-countup-v2用法< template> < div xss=removed> < ICountUp xss=removed xss=removed xss=removed xss=removed> </ div></ ...
论文研究-Parallelizing the Count-Min Sketch Algorithm on the Multi-core Processors.pdf
08-20
提出的并行Count-Min Sketch算法将输入的数据流等分为子线程，每个子线程使用原始的Count-Min Sketch算法处理子流。每个本地Count-Min Sketch中计数器频率增量超过预定义阈值的，会被发送到一个合并线程，该线程能够...
数字电路专题：verilog 阻塞赋值和非阻塞赋值
是个孩子
09-07 372
verilog 阻塞赋值和非阻塞赋值
reg和wire的区别 HDL语言
layra_liu的博客
09-13 562
assign 语句的输出wire为无逻辑连线。只做连线，wire本身是不带逻辑性的，所以输入什么输出就是什么。所以你尝试着用always语句对wire变量赋值。综合器就会报错。assign c =a&&b：综合器综合时将a&&b综合成ab经过一个与门。而c只是连接到与门输出的线。正真综合出与门的是&&。而不是c。元件例化时候的顶层输出（例如这里的rst_filter）//将呼吸灯模块通过例化到顶层input clk,input rst,// 按键消抖后的值。
Xilinx系FPGA学习笔记（七）FIFO的IP核学习
贾saisai的博客
09-11 1045
FIFO（First In First Out），即先进先出。FPGA 或者 ASIC 中使用到的 FIFO一般指的是对数据的存储具有先进先出特性的一个缓存器，常被用于数据的缓存或者高速异步数据的交互。它与普通存储器的区别是没有外部读写地址线，这样使用起来相对简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加 1 完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。
ZYNQ FPGA自学笔记
最新发布
吉孟雷的博客
09-14 600
ZYNQ FPGA主要特点是包含了完整的ARM处理系统，内部包含了内存控制器和大量的外设，且可独立于可编程逻辑单元，下图中的ARM内核为 ARM Cortex™-A9，ZYNQ FPGA包含两大功能块，处理系统Processing System（ps）和可编程逻辑Progarmmable Logic（pl），为了实现 ARM 处理器和FPGA之间的高速通信和数据交互，发挥 ARM 处理器和FPGA的性能优势，需要设计高效的片内高性能处理器与FPGA之间的互联通路。vivado版本为2017.4。
FPGA学习 VIVADO Verilog 编程
lsh11111的博客
09-11 479
详细讲解了VIVADO 软件的使用，包括创建FPGA 工程，编写Verilog代码，添加管脚约束，最后编译，下载bit 文件到开发板测试。Step8:创建完成后可以看到Design Sources 文件夹中有了run_led.v 这个文件，这个文件就是我们可以编写verilog 程序的文件。Step3:创建名为Miz_sys 的工程到对应的文件目录，文件路径自定义，不能有中文或非法字符，之后单击NEXT。Step6:添加完成后如下图所示之后单击finish 完成文件的创建。Step2:单击NEXT。
状态机按键消抖（学习笔记）
Hilaryw的博客
09-11 218
【代码】状态机按键消抖（学习笔记）
FPGA开发：模块 × 实例化
qq_74114817的博客
09-07 1305
就相当于确定了这个芯片有哪些端口（引脚），而下面的。
fpga入门名词（1）
2302_80667342的博客
09-05 1614
在 FPGA（现场可编程门阵列）设计中，LCA（逻辑单元阵列）通常由几个关键组件构成，包括 IOB、CLB 和 Interconnect。
FPGA设计-使用MicroBlaze的Boot Loader的注意事项
whm128的博客
09-11 941
如果MicroBlaze的Block Design设计有问题，比如Block Design设计中把DRAM链接到了DP（外设）端口，DRAM不能正常运行程序，也会导致Boot Loader运行失败。建议在运行Boot Loader之前，先测试DRAM运行程序，是否正常。 FPGA FPGA的MicroBlaze固化流程，含MicroBlaze IP的工程中，需要考虑程序的运行地址空间（涉及DDR MIG IP）；需要考虑应用程序的加载（涉及AXI Quad SPI IP），在固化时某些选项配置错误，
基于I2S的音频ADC_DAC的_FPGA的驱动
qq_45956475的博客
09-07 819
基于I2S的音频ADC/DAC的FPGA的驱动，包括系统框图的设计与程序实现思路
【验证问题记录-001】后仿中无复位寄存器的初始化问题
kearnchen的博客
09-11 1202
介绍了在数字电路后仿中无复位寄存器的初始化问题。
FPGA实验 Verilog 课程 管脚约束配置
lsh11111的博客
09-11 489
3. 在always块中，根据时钟信号和RSTn_i的状态，我们实现了LED_o信号的更新。1. 在代码中，我们定义了一个模块名为run_led，其中包含了input和output信号以及一个参数TSET。通过以上步骤，我们可以完善代码并定义FPGA芯片的引脚约束，使得代码能够正确地在FPGA上运行并实现我们所期望的功能。4. 接下来，我们需要添加管脚约束文件（.xdc文件）来定义FPGA芯片上各个引脚的功能和连接关系。- 打开提供的例程中的Pin脚定义，并将其粘贴到新建的XDC文件中。
数学建模常用模型全面总结（含适用条件、优点、局限性和应用场景）
qq_63913621的博客
09-14 338
数学建模常用模型全面总结（含适用条件、优点、局限性和应用场景）
Python 数学建模——假设检验
wr114514的博客
09-09 1544
介绍了再 Python 数学建模时如何使用假设检验，以及两个特殊的非参数假设检验——KS 检验和 Wilcoxon 检验。
css animation-iteration-count
10-09
CSS中的animation-iteration-count属性用于指定动画循环的次数。它定义了动画播放的循环次数，可以是一个正整数、一个小数、无限循环或者其它特定的关键字值。 以下是animation-iteration-count属性的几种常见取值： - 数字：指定具体的循环次数，如2表示动画播放两次。 - infinite：表示无限循环，即动画会一直持续播放。 - 关键字值alternate：表示在每次循环过程中交替反向播放动画。 示例代码如下： ```css .animation { animation-name: myanimation; animation-duration: 2s; animation-iteration-count: 3; /* 动画将播放3次 */ } @keyframes myanimation { from { background-color: red; } to { background-color: blue; } } ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值