VLSI基础——CMOS反相器

---

一、CMOS反相器工作原理

  CMOS反相器由NMOS和PMOS组成，如图1所示。PMOS和NMOS的衬底分开，PMOS的衬底接最高电位$V_{DD}$，NMOS的衬底接最低电位地GND。NMOS的源极接地，漏极接高电位$V_o$，PMOS的源极接$V_{DD}$，漏极接低电位$V_o$。NMOS和PMOS管的栅极同时接输入信号$V_i$。$C_L$为负载电容。

  如图2（a），当$V_{in}:V_{DD}\to 0$（逻辑1变逻辑0）时，上拉PMOS开始工作，NMOS断开，向负载电容$C_L$充电至$V_{DD}$，输出$V_{out}:0\to V_{DD}$（逻辑0变逻辑1）。
  如图2（b），当$V_{in}:0\to V_{DD}$（逻辑0变逻辑1）时，下拉NMOS开始工作，PMOS断开，负载电容$C_L$放电至0V，输出$V_{out}:V_{DD}\to 0$（逻辑1变逻辑0）。

二、CMOS反相器静态特性

  基于图1电路和MOS管的输出特性曲线，可以得到图3。

  如图4，通过公式转换，将PMOS管的输出特性曲线转换到与NMOS管相同的坐标系。

  根据图解法叠加NMOS和PMOS管的输出特性曲线可以得到，CMOS反相器的负载曲线

  由于通过NMOS和PMOS器件的电流相等且输入$V_{in}$相同，可以得到图5中6个圆点，并将圆点处的$V_{in}$和$V_{out}$整理可以得到反相器的电压传输特性曲线，如图6。

三、CMOS反相器动态特性

时延参数

  器件的时延表示一个信号通过一个器件所经历的时间，为器件一种动态特性。时延参数包括上升时间$t_r$，下降时间$t_f$，上升传输延迟$t_{pLH}$，下降传输延迟$t_{pHL}$，如图7。

  上升时间$t_r$：假设输出信号$V_{out}$高电平为$V_{DD}$，当输出为上升沿时，上升时间$t_r$等于输出信号为10% $V_{DD}$到输出信号为90% $V_{DD}$的时间差。
  下降时间$t_f$：假设输出信号$V_{out}$高电平为$V_{DD}$，当输出为下降沿时，下降时间$t_f$等于输出信号为90% $V_{DD}$到输出信号为10% $V_{DD}$的时间差。
  上升传输延迟$t_{pLH}$：假设输入信号$V_{in}$和输出信号$V_{out}$高电平均为$V_{DD}$，当输出为上升沿时，上升传输延迟$t_{pLH}$等于输入信号为50% $V_{DD}$到输出信号为50% $V_{DD}$的时间差。
  下降传输延迟$t_{pHL}$：假设输入信号$V_{in}$和输出信号$V_{out}$高电平均为$V_{DD}$，当输出为下降沿时，下降传输延迟$t_{pHL}$等于输入信号为50% $V_{DD}$到输出信号为50% $V_{DD}$的时间差。

四、上升$t_r$和下降$t_f$时间模型

1. 计算前提

  为了简化计算难度，假设：

• $V_{in}$是阶跃的；
• 忽略MOS本征延迟（intrinsic delay）；
• 负载电容C_L等效为固定电容；

2. 上升时间$t_r$

  当输入信号为由1到0的阶跃信号时，上拉PMOS器件开始工作，NMOS断开，输出为高电平，$C_L$开始充电，此时开关模型可以等效为一阶RC网络，如图8。

  由PMOS对$V_{out}$节点处的电容充电可得流过PMOS的电流$I_{DP}$
$$I_{DP}=C_L\frac{d{V}_{out}}{dt}$$
  忽略沟道长度调制效应，NMOS器件的I-V输出特性为
$$I_D=\frac{{\mu }_n{C}_{OX}W}{L}[(|V_{GS}|-|V_T|)|V_{DS}|-\frac{V_{DS}^2}{2}]|V_{DS}|<|V_{GS}|-|V_T|(线性区)$$
$$I_D=\frac{{\mu }_n{C}_{OX}}{2}\frac{W}{L}(|V_{GS}|-|V_T|{)}^2|V_{DS}|\ge |V_{GS}|-|V_T|(饱和区)$$
  由于输入信号为由1到0的阶跃信号时，输出由0到1过渡，根据图8可以得到$V_{out}=V_{DD}-V_{DS}$, $V_{GS}=V_{in}-V_{DD}$，由于假设输入信号为理想的阶跃信号，可得$V_{in}=0V$，$V_{GS}=-V_{DD}$。综上所述$V_{DS}=V_{DD}-V_{out}$，$|V_{GS}|-|V_{TP}|=|V_{DD}|-|V_{TP}|$（$V_{TP}$为PMOS管的阈值电压）。所以当$V_{DD}-V_{out}\ge |V_{DD}|-|V_{TP}|$时PMOS处于饱和区，如图$t_1$~$t_{TP}$段，当$V_{DD}-V_{out}<|V_{DD}|-|V_{TP}|$时PMOS处于线性区，如图9中的$t_{TP}$~$t_2$段。

  当$V_{out}\le |V_{TP}|$时，PMOS处于饱和区，根据PMOS的输出特性，此时PMOS的输出电流$I_{DP}$为
$$I_{DP}=\frac{{\mu }_p{C}_{o}x}{2}\frac{W}{L}(V_{DD}-|V_{TP}|{)}^2=C_L\frac{d{V}_{o}ut}{dt}$$
  可得
$$dt=\frac{2L{C}_{L}d{V}_{out}}{{\mu }_n{C}_{OX}W(V_{DD}-|V_{TP}|{)}^2}$$
  对$V_{DD}$,$V_{TP}$,$V_{out}$进行归一化可得，且${\tau }_r=\frac{2L{C}_L}{{\mu }_n{C}_{OX}W{V}_{DD}}，{\alpha }_P=\frac{V_{|TP}|}{V_{DD}}$
$$dt=\frac{2L{C}_{L}d\frac{V_{o}ut}{V_{DD}}}{{\mu }_n{C}_{OX}W{V}_{DD}^2(\frac{V_{DD}}{V_{DD}}-\frac{|V_{TP}|}{V_{DD}}{)}^2}=\frac{2L{C}_{L}du}{{\mu }_n{C}_{OX}W{V}_{DD}(1-{\alpha }_P{)}^2}=\frac{{\tau }_{r}du}{(1-{\alpha }_P{)}^2}$$
  两边求积分可得
$${\int }_{t_1}^{t_{TP}}dt={\int }_{u_1}^{u_{TP}}\frac{{\tau }_{r}du}{(1-{\alpha }_P{)}^2},u_{TP}={\alpha }_P,u_1=\frac{0.1V_{DD}}{V_{DD}}=0.1$$
  可以得到第一段时间
$$t_{r1}=t_{TP}-t_1=\frac{{\tau }_r({\alpha }_P-u_1)}{(1-{\alpha }_P{)}^2}$$
  当$V_{out}>|V_{TP}|$时，PMOS处于线性区。根据PMOS的输出特性，此时PMOS的输出电路$I_{DP}$为
$$I_D=\frac{{\mu }_n{C}_{OX}W}{L}[(|V_{GS}|-|V_{TP}|)(V_{DD}-V_{out})-\frac{(V_{DD}-V_{out}{)}^2}{2}]=C_L\frac{V_{out}}{dt}$$
  通过移位和归一化可得，且${\tau }_r=\frac{2L{C}_L}{{\mu }_n{C}_{OX}W{V}_{DD}}，{\alpha }_P=\frac{V_{|TP}|}{V_{DD}}$
$$dt=\frac{{\tau }_{r}du}{2(1-{\alpha }_P)(1-u)-(1-u{)}^2}$$
  两边同时积分可得
$${\int }_{t_{TP}}^{t_2}dt={\int }_{u_{TP}}^{u_2}\frac{{\tau }_{r}du}{2(1-{\alpha }_P)(1-u)-(1-u{)}^2},u_{TP}={\alpha }_P,u_1=\frac{0.9V_{DD}}{V_{DD}}=0.9$$
  可得第二段时间$t_{r2}$为
$$t_{r2}=t_2-t_{TP}=\frac{{\tau }_r}{2(1-{\alpha }_P{)}^2}ln(\frac{1-2{\alpha }_P+u_2}{1-u_2})$$
  综上所述，上升时间为
$$t_r=t_{r1}(u_1=0.1)+t_{r2}(u_2=0.9)=\frac{{\tau }_r({\alpha }_P-0.1)}{(1-{\alpha }_P{)}^2}+\frac{{\tau }_r}{2(1-{\alpha }_P{)}^2}ln(\frac{1.9-2{\alpha }_P}{0.1})$$

3. 下降时间$t_f$

  当输入信号为由0到1的阶跃信号时，下拉NMOS器件开始工作，PMOS断开，输出为低电平，$C_L$开始放电，此时开关模型可以等效为一阶RC网络，如图10。

  由NMOS对$V_{out}$节点处的电容放电可得流过NMOS的电流$I_{DN}$ 为
$$I_{DN}=-C_L\frac{d{V}_{out}}{dt}$$
  忽略沟道长度调制效应，NMOS器件的I-V输出特性为
$$I_D=\frac{{\mu }_n{C}_{OX}W}{L}[(V_{GS}-V_T)V_{DS}-\frac{V_{DS}^2}{2}]V_{DS}<V_{GS}-V_T(线性区)$$
$$I_D=\frac{{\mu }_n{C}_{OX}}{2}\frac{W}{L}(V_{GS}-V_T{)}^2{V}_{DS}\ge V_{GS}-V_T(饱和区)$$
  由于输入信号为由0到1的阶跃信号时，输出由1到0过渡，根据图10可以得到$V_{out}=V_{DS}，V_{GS}=V_{in}$，由于假设输入信号为理想的阶跃信号，可得$V_{in}=V_{DD}$ 。综上所述$V_{GS}=V_{in}=V_{DD}$ ,$V_{out}=V_{DS}$。所以当$V_{out}\ge V_{DD}-V_{TN}$ 时NMOS处于饱和区，如图11中的$t_1$~$t_{TN}$段，当$V_{out}<V_{DD}-V_{TN}$时NMOS处于线性区，如图11中的$t_{TN}$~$t_2$段。

  同上升时间一样分两段分析，可以得到下降时间
$$t_f=t_{f1}(u_1=0.1)+t_{f2}(u_2=0.9)=\frac{{\tau }_f({\alpha }_N-0.1)}{(1-{\alpha }_N{)}^2}+{\tau }_{f}2(1-{\alpha }_N)ln(\frac{1.9-2{\alpha }_N}{0.1})$$
其中${\tau }_f=\frac{2L{C}_L}{{\mu }_n{C}_{OX}W{V}_{DD}}$，${\alpha }_N=\frac{V_{TN}}{V_{DD}}$

五、时延$t_p$计算模型

1. 模型一

  其中
$$t_{pHL}=\frac{C_L∆V_{HL}}{I_{(av,HL)}}\approx {\tau }_f\ast \frac{1}{(1-{\alpha }_N{)}^2}$$
$$t_{pLH}=\frac{C_L∆V_{LH}}{I_{(av,LH)}}\approx {\tau }_r\ast 、frac1(1-{\alpha }_P{)}^2$$
  用最大导通电流的一半作为平均电流：
$$I_{(av,HL)}\approx \frac{1}{2}{K}_N(V_{DD}+V_{TN}{)}^2$$
$$I_{(av,LH)}\approx \frac{1}{2}{K}_P(V_{DD}+V_{TP}{)}^2$$
  可得时延计算模型一
$$t_p=\frac{t_{pHL}+t_{pLH}}{2}=\frac{1}{2}{\tau }_r[\frac{1}{K_r(1-{\alpha }_N{)}^2}+\frac{1}{(1-{\alpha }_P{)}^2}]$$
  其中$K_r=\frac{{\tau }_r}{{\tau }_f}$

2. 模型二

  在S域中
$$V_{out}(s)=\frac{1}{R_N+\frac{1}{S{C}_L}}{V}_{in}(s)$$
  进行反拉普拉斯变换可得
$$V_{out}=(1-e^{-\frac{1}{R_N{C}_L}t})V_{DD}$$
  可以得到
$$t_{pHL}=ln(2)R_N{C}_L=0.69R_N{C}_L$$
$$t_{pLH}=ln(2)R_P{C}_L=0.69R_P{C}_L$$
  可得反相器传输延迟为：
$$t_p=(t_{p}HL+t_{p}LH)/2=(〖0.69C{〗}_L(R_N+R_P))/2$$
  其中$R_N$，$R_P$为NMOS和PMOS在$V_{DS}$从$V_{DD}\frac{V_{DD}}{2}$之间的平均电阻$R_{Neq}$，$R_{Peq}$
  以NMOS管的平均电阻R_Neq为例：

$$R_{VDD}=\frac{V_{DD}}{I_{DSAT}(1+\lambda V_{DD})}$$
$$R_{0.5VDD}=\frac{0.5V_{DD}}{I_{DSAT}(1+0.5\lambda V_{DD})}$$
$$I_{DSAT}=\frac{{\mu }_n{C}_{OX}W}{L}[(V_{DD}-V_T)V_{DSAT}-\frac{V_{DSAT}^2}{2}]，V_{DSAT}=V_{GS}-V_T$$
  可得
$$R_{Neq}=\frac{R_{VDD}+R_{0.5VDD}}{2}=\frac{1}{2}\frac{V_{DD}}{I_{DSAT}}(\frac{1}{1+\lambda V_{DD}}+\frac{0.5V_{DD}}{1+0.5\lambda V_{DD}}）$$
  根据泰勒展开为$\frac{1}{1+x}=1-x+x^2+\cdots$
  进一步得到
$$R_{Neq}=\frac{1}{2}\frac{V_{DD}}{I_{DSAT}}[1-\lambda V_{DD}+{\lambda }^2{V}_{DD}^2+\cdots +\frac{1}{2}(1-\frac{1}{2}\lambda V_{DD}+\frac{1}{4}{\lambda }^2{V}_{DD}^2+\cdots )]$$
  可得
$$R_{eq}\approx \frac{3}{4}\frac{V_{DD}}{I_{DSAT}(1-\frac{5}{6}\lambda V_{DD})}$$

NOTE:需要注意的是有公式求$R_{eq}$的$\frac{5}{6}$为$\frac{7}{9}$这是因为求法不一样，$\frac{7}{9}$是经过积分求得，只是误差不一致。

  其中沟长调制系数λ可以通过HSPICE搭建与电路中MOS管一样的电压环境（$V_{GS}$ 和$V_{DS}$）进行OP仿真，利用HSPICE输出的lis文件中的MOS管的gds值也就是$r_{ds}$的倒数粗略估计沟长调制系数λ的值。
$$r_{ds}=\frac{\partial V_{DS}}{\partial I_{DS}}=\frac{\partial V_{DS}}{\partial (0.5\mu C_{OX}\frac{W}{L}(V_{GS}-V_T{)}^2(1+\lambda V_{Ds})))}\approx \frac{1}{\lambda I_d}=\gg \lambda =\frac{gds}{I_d}$$