【电源专题】LDO基础——压降

在【电源专题】线性稳压器（LDO）简介中我们了解到，LDO这个词是Low Drop Out的缩写，那么它的典型特征就是压降。压降就是描述正常稳压所需要的Vin和Vout之间的最小差值。对于高效运行及生成余量有限的电压轨来说压降至关重要。

压降电压VDO是指为了实现正常稳压，输入电压VIN必须高出所需电压Vout（nom）的最小压差。

如果VIN低于此值，那么线性稳压器将以压降状态下工作，而不再稳压（调节到所需的输出电压）。在这种情况下Vout(drop out)将等于VIN减去压降电压VDO。

例如TPS799是一个具有低噪声和使能功能的 200mA、低 IQ、低压降稳压器。数据手册中写明压降VDO在输出电流为200mA时，当Vout(nom)小于或等于3.3V，最大的压降为175mV（0.175V）。因此，假设输出为3.3V ，只要输入电压在3.3+0.175=3.475V或是更高就不会影响正常输出。但是如果 输出电压下降到3.375V，就有可能导致LDO停止调节以压降状态下工作。

虽然我们设计了TPS799要输出3.3V，但是因为输入减去压降VDO没有高于输出，因此无法保持稳压所需要的余量电压，输出电压就会随着输入电压变化（可能变成下图的3.2V）。

压降的因素主要是由LDO的架构决定的。在【电源专题】线性稳压器（LDO）简介中我们了解到LDO要实现调压功能，内部的一个重要部件就是调整管。其中我们最常用的是PMOS和NMOS工艺构成的LDO。

如下图为PMOS的LDO架构。为了调节输出电压，反馈回路将控制漏源极电阻RDS，随着VIN逐渐接近Vout（nom），误差放大器将驱动栅源电压VGS 负向增大，以减小RDS，从而保持稳压。

但是，在特定的点，误差放大器输出将在接地端达到饱和状态，无法驱动VGS进一步负向增大，RDS也已经达到其最小值。此时将RDS值与输出电流Iout相乘，将得到压降电压。随着VGS负向增大，能达到RDS值越低，通过提升输入电压，可以使VGS值负向增大。因此PMOS架构在较高的输入电压下具有较低的压降。

如下图TPS799的规格书中压降与输入电压的关系。随着输入电压升高，VGS会负向增大，导致压降降低。

另一种NMOS架构的LDO，反馈回路仍然是控制调整管的RDS。但是随着VIN接近Vout(nom)，误差放大器将增加VGS以降低RDS，从而保持稳压。

在特定的点，VGS也无法再升高。因为误差放大器输出的电源电压将在VIN下达到饱和状态。达到此状态时，RDS处于最小值。因为误差放大器输出在VIN处达到饱和状态，随着VIN接近Vout(nom)，VGS也会降低。这有助于防止出现超低压降。

在【电源专题】线性稳压器（LDO）简介中我们也介绍过，很多NMOS LDO也使用辅助电压轨（偏置电压Vbias）：将电压轨用于误差放大器的正电源轨，并支持其输出摆动到高于VIN的Vbias。这种LDO可以保持较高的VGS，从而在低输出电压下达到超低压降。

 如果系统没有辅助电压轨，就得使用外部电荷泵代替Vbias。

电荷泵提升了VIN给误差放大器提供电压，保证了在缺少外部Vbias电压轨下，仍可以生成更大的VGS值。降低RDS。

除了以上的LDO架构因素之外，输出电流、温度、输出精度都能影响到压降。所以说压降并不是一个静态值，这些因素将会使选型LDO变得更加复杂。因此考验着我们硬件工程师的功底。

李光熠

---

欢迎关注我的知识星球【一点硬件】，想与你一起学习成长，成为最棒的自己。