11.verilog中的case语句

Verilog中的case语句是一种条件语句,其本质作用和if else if   else if   -------else,一样。但是在Verilog中主要用来状态机的判断,根据输入的语句,输出取不同的状态,最常用的语法之一。
举例:

wire    [2:0]     selecetor;
reg     [7:0]     result;

case (selector) //有始,切记没有分号

      3'b000: result = 8'b00000000; //当selector = 3'b000时候,result=8'b00000000
      3'b001: result = 8'b00000001; //同上
      3'b010: result = 8'b00000011;
      3'b011: result = 8'b00000111;
      3'b100: result = 8'b00001111;
      default: result = 8'b11111111;
//每一条结束后一定要有分号,且一定要有default,
default表示selector在以上情况都没有的情况下,reseult=8'b11111111.
如果在Verilog的case语句中没有提供default分支,而输入表达式的值没有匹配到任何case项,
那么在仿真或综合过程中,case语句将不会执行任何操作。这可能导致输出信号的值未定义,
或者取决于仿真工具或综合器的实现方式而不确定。
       

endcase  //有终


case语句必会哦

  • 0
    点赞
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值