一、先说一下Footprint
CApture原理图 PCB Footprint 封装名要与PCB中的封装名要一致。
(封装是datasheet里的Package/Packages)
二、原理图画好之后要完成几件事情。
第一:DRC检查,检查设计中的一些单端网络或者其他简单错误;PCB--->Design Rules Check
第二:输出原理图,用来调试时候方便查看; Export--->PDF
第三:导出BOM,用来物料采购;Tools--->Bill of Materials
第四:导出网表,用来在allegro中绘图;Tool--->Create Netlist。对于Allegro来说,唯一输入内容就是网表中的内容。因此,网表其实就是原理图信息。
详细说明一下DRC检查中的各个选项
Options中
1. 在线DRC: 默认选择开启,在原理图设计时,能够实时更新DRC状态;
2. DRC Action:
默认是Run on Design。也就是整个设计范围内进行DRC检查。
其中Delete DRC Markers的作用是:选择此选项,再Run DRC,可以把上次产生的DRC Marker删除。
3. Use Properties: 默认为Instance,这个不需要改动;
4. Warning: 默认为Create DRC Markers,就是创建DRC标志;
5. Waived DRC: 就是手动免除的DRC, 默认不显示;
6. Show DRC Output: 默认为DRC 窗口显示;
7. Report: DRC报告保存路径。注意:路径中不能有中文。
上面的DRC选项保持默认即可。
Rules Setup中
DRC规则设置一般也保持默认即可。
1. 检查单端网络:比如如果一个网络名为SPI_CS,另外一个网络名为SPI-CS,肉眼很难发现,但是DRC检查就会发现,并且把它标记为单端网络。
2. 检查管脚类型冲突:主要检查电源是否已经链接,检查输出和输出是否匹配;
3. 检查重复网络:检查网络名是否有重复;
4. 检查off-page:当用到多页原理图时候,页面和页面之间连接的网络,需要用OFF-PAGE进行标记。
5.检查层级连接:复杂原理图一般采用层级连接,这个用的不多;
6. 检查未连接的总线:当用到总线时,会进行检查;
7. 检查未连接管脚:有些管脚未连接这里会记录。