Allegro166如何显示网络走线阻抗

最新推荐文章于 2024-05-01 10:23:22 发布
最新推荐文章于 2024-05-01 10:23:22 发布
阅读量1.1k 收藏 13
点赞数 4
分类专栏： allegro相关小技巧 文章标签： pcb工艺
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_54787054/article/details/127475662
版权

Allegro166如何显示网络走线阻抗

  1. 问题遇到的现象和发生背景
    想评估电路layout的特定网络阻抗值

  2. 操作环境、软件版本等信息
    Cadence Allegro16.6/WIN10

  3. 尝试过的解决方法
    ①利用Electrical Constraints Setup界面；
    ②利用PCB SI Editor界面

  4. 我想要达到的结果
    得到特定网络的阻抗值或者layout所有网络的阻抗表
    166是无法方便直观的看到每段走线的阻抗的，建议用172的版本打开
    操作如下

  5. 在层叠里面把每层的厚度以及介电常数填写正确
    在这里插入图片描述

  6. 打开workflow manage
    在这里插入图片描述

  7. 选择需要看阻抗的网络
    在这里插入图片描述

  8. 然后开始分析
    在这里插入图片描述

  9. 就可以看到阻抗了

在这里插入图片描述

不觉明了
关注
  • 4
    点赞
  • 踩
  • 13
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 6
    评论
专栏目录
Allegro如果通过CNS Show命令查看走线的阻抗操作指导
weixin_54787054的博客
01-02 1513
这个功能需要规则设置的时候，Net class命名成阻抗的名字，如果命名不是按照这个规则来，是使用不了这个功能的。Allegro可以通过CNS show的命令快速查看走线的阻抗，省去通过规则管理器查看的时间，如下图。如果通过CNS Show命令查看走线的阻抗操作指导。
Allegro如何显示走线和铜皮的网络名操作指导
weixin_54787054的博客
12-31 2291
在做PCB设计的时候，如果可以实时看到走线和铜皮的网络名，对于设计有很大帮助，如下图。如何显示走线和铜皮的网络名操作指导。
Allegro orcad16.6 层叠，阻抗，差分，规则设置
最新发布
m0_62598303的博客
05-01 444
详细的请去B站参考 本文只做学习记录。物理规则设置完 再添加一个间距规则。添加完对这个网络进行驱动。设置好之后回到规则设置。
Cadence Allegro 不卡顿的在走线和焊盘上显示网络图文演示及视频演示
fydar的博客
12-30 2248
在绘制和检查PCB时，一般情况下都需要在焊盘，走线和铜皮上显示网络的名称，本文简单介绍打开在在焊盘，走线和铜皮上显示网络名称的方法。
cadence Allegro17.4 走线、焊盘、铜皮上显示网络名
xuangelouzhu的博客
10-09 4937
在ALLEGRO中，可以在Clines Shapes Pins 显示网络名称，这样很方便布线。
Allegro166查看走线阻抗操作指导
weixin_54787054的博客
11-07 3251
注意运行这个命令之前，需要在层叠中把厚度以及Dk值填写正确才行，否则会出现错误。当我们想要在PCB上面查看某一段走线的实时阻抗，无需通过阻抗计算软件来实现。然后点击需要查看阻抗的网络的走线，即可看到阻抗值。Find选择Cline或者Cline segs。点击Display，再点击Parasitic。Allegro166查看走线阻抗操作指导。Allegro自带的命令就可以实现。以及这段线的电感值，电容值。
allegro中的阻抗匹配
05-19
allegro中的阻抗匹配.............
allegro16.6规则详解
05-24
allegro16.6规则详解,包含线宽，差分，过孔，间距，阻抗，等
Allegro16.6约束规则设置详解-SCC
05-19
- **Edit Property方式**：指定PIN间的阻抗和误差，如D0网络设置为60ohm，误差5%。 - **约束管理器中设置**：在电气模式下打开阻抗检查，违反规则会有DRC提示。 6. **设置走线长度范围**： - 设置走线的最小和...
Allegro走线时如何自动关闭其它网络飞线显示操作指导
weixin_54787054的博客
02-17 880
在做PCB设计的时候，尤其是在评估布线的时候，走某一个网络的时候，希望其它网络的飞线会被自动关闭，方便评估。走线时如何自动关闭其它网络飞线显示操作指导。Allegro支持这个功能，如下图。
Allegro阻抗分析指导书
weixin_54787054的博客
11-13 1276
点击impedance table和impedance vision就可以查看阻抗报表和视图。点击work flow Manager，出现右图对话框。利用Allegro自带的功能可以快速分析信号的阻抗。点击start Analysis。Allegro阻抗分析指导书。把每层厚度和介电常数填写进去。首先用172版本打开PCB。
Cadence的allegro下设置阻抗
热门推荐
wusuowei1010的博客
10-22 1万+
立题简介： 内容：介绍orCAD下器件信息显示推荐； 来源：实际使用得出； 作用：介绍orCAD下器件信息显示推荐； PCB环境：Cadence 16.6； 立题详解： 对“PCB设计”而言，对“信号传输”而言，其不能简单理解为“线路连通”即可，因为对信号而言，其有“高速”、“低速”等区别，同时具有“信号质量”、“电源质量”等等因素指标，若只是简单连通线路，在信号频率大到一定程度时，信号质量会急速...
导入网络表、叠层与阻抗、电路板布局
colourfulpluto的博客
03-21 1159
系列2
allegro17.2新功能 - “PCB布线阻抗检查”
u010614434的博客
02-19 7249
谈到PCB布线时，阻抗匹配是不可忽视的一个重要因素。PCB板上总会有各种各样的因素导致走线阻抗不连续，线宽，拐角，耦合等原因以外，还有Anti-pad，跨参考区域，相邻层铜皮等原因。 这些影响因素，如果单从检查方面来说，需要考虑的可能是单板时间周期的影响。然而，总是有一些因素的影响是无法避免的，但是这些因素对阻抗的具体影响变化是怎样的，是单纯的检查无法评估的。如果可以直观的看到信号上每一段线的阻抗...
allegro阻抗隔层参考设置以及via copy操作
集成电路设计那些事儿
01-11 5439
写在前面： 我的微信公众号： xiaoshi_IC，小石谈IC，近期已完成了PCB系列，后续后续会逐步完成 IC版图，FPGA设计，信号完整性，IC设计，通信原理系列，做开源的微电子，电子公众分享，坚持做有价值的分享，欢迎持久关注。该公众号内容同步分享 csdn，B站，知乎，youtube等，用户搜索相关的文章标题，即可很方便找到，同步更新。 使用allegro设计pcb板卡上，有时阻抗的设计，...
PCB工艺规范及PCB设计安规原则
auqihc的博客
04-12 5066
确定高热器件的安装方式易于操作和焊接，原则上当元器件的发热密度超过0.4W/cm3，单靠元器件的引线腿及元器件本身不足充分散热，应采用散热网、汇流条等措施来提高过电流能力，汇流条的支脚应采用多点连接，尽可能采用铆接后过波峰焊或直接过波峰焊接，以利于装配、焊接；为了保证器件的焊接可靠性，要求器件焊盘上无丝印；丝印间距大于5mil。a.对于非传送边尺寸大于300mm的PCB，较重的器件尽量不要布置在PCB的中间，以减轻由于插装器件的重量在焊接过程对PCB变形的影响，以及插装过程对板上已经贴放的器件的影响。
allegro走线注意事项
07-28
对于allegro走线，以下是一些注意事项： 1. 保持信号完整性：在进行走线时，要确保信号的完整性，减少信号干扰和串扰。这可以通过合理布局和走线规划来实现。 2. 地线布局：地线布局应该尽量接近信号线，以减少地...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

不觉明了

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值