EDT技术 ug 第三章 scan chain synthesis

EDT技术 ug - 第一章节 Getting Start_dft流程edt-CSDN博客

ciscomonkey  博主总结了EDT技术ug 第一章、二、四。个人觉得该博主总结的非常好，最近看了下ug，把第三章的内容补充上。

Insertion of Bypass Chains in the Netlist

Inclusion of Uncompressed Scan Chains

未压缩的scan chains （scan chains 没有被EDT逻辑驱动和观测）可以同时存在与设计中，只是在产生EDT logic的时候不要对其定义。

[这里通常可以是pll chain、occ chain]

当产生test patterns时，需要显性指定未压缩chain ，通过命令add_scan_chains  且不带-Internal 开关.

About Reordered Scan Chains

进行scan reordered后，可能会导致工具自动插入的lockup cells不能具有正确工作行为，通过如下避免：

1、每条scan_chain上第一个和最后一个scan_cell具有相同的clock和相位。

2、如果每条scan_chain上均以lockup cell结尾，并且所有的scan cells都是LE 触发，you donot have to preserve the clock domains at the beginging and end of each scan chain 【这个结合真实做完EDT的design看下，会体会更加深刻】

OCC Sub-Chain Stitching   [本章中个人觉得比较重要的点]

对于EDT，任何时候必须为任何顺序元素指定一个特定的值的时候，编码容量就会减少。例如，当使用时钟控制定义强制位为特定值时，或者将scancell约束为特定值

时。添加这样的控制或约束均会对EDT编码能力产生负面影响。

如果指定在同一位移周期内对齐，则影响会急剧增加。

High为occ的4bits在不同的scan segments中。这种方式很糟糕，因为他们是对齐的，这些位上需要编码特定值。[实际项目中就遇到过，flow中设定的chain length 平均值300，在做一个clock比较多的模块的时候，occ个数也比较多，当时就插了两条chain，在最后atpg create patterns时 atpg effective就特别低，导致coverage很低]

当有两条occ sub_chains时推荐：

当只有少数位数occ时，小于最长chain的25%，可以将其整合为一条chain，避免在同一cycle对齐。

NOTES:

当occ位数加起来超过最长chain的时，或者通常大于75%。occ可以使用未压缩chain，但要注意port的新增，

未压缩chain 需要增多额外的input output port.