初识DFT

一、什么是DFT？
　　DFT是Design For Test的缩写。 是指在芯片设计过程中引入测试逻辑，并利用这部分测试逻辑完成测试向量的自动生产，从而达到快速有效的芯片测试的目的。
DFT的工作包括：
　　– 在项目初期规划DFT架构；
　　– 在RTL级别设计测试电路；
　　– 在验证阶段验证测试电路；
　　– 在synthesis阶段实现测试逻辑的插入；
　　– 在测试阶段提供测试向量

二、DFT的工作对象是什么？
　　DFT需要处理基本上芯片所有逻辑的测试。他们包含：
　　– 片上存储器
　　– 模拟模块 （如锁相环，LDO，IDV等）
　　– 系统控制模块
　　– 时钟控制模块
　　– 电源管理模块
　　– 寄存器
　　DFT基本参与了所有的芯片功能，需要提供芯片初始化时FUSE的管理；需要设计协调时钟，复位，电源等控制逻辑确保测试功能的实现，同时不影响芯片正常的工作模式。
　　对于片上存储器，由于其分布的复杂性，需要统筹设计mbist的分布，以最小的代价实现测试覆盖。
　　除此之外， 芯片中功能模块的每一个寄存器都是扫描链测试的工作对象。任何一个寄存器，或者寄存器之间的组合逻辑发生故障，都需要能被DFT的方法侦测到。

三、DFT在什么时候参与进芯片设计过程？
　　在整个芯片开发流程中，除了流片和封装这两步以外，其他每一个阶段DFT都有其不同的工作。
简单说就是：
　　– 在架构阶段定义好DFT的架构
　　– 在设计阶段实现DFT的逻辑和验证
　　– 在后芯片阶段做好silicon bringup的辅助。

四、如何做DFT？
　　随着1990年IEEE 1149.1关于JTAG[1]的标准发布， DFT的方法学慢慢建立起来。
　　测试的难度是随着芯片的集成度的增加而增加的。 高度集成的芯片的外部管脚数目有限。 芯片内部所有逻辑（3 billion gates）都需要利用这些管脚实现测试。
1.JTAG
　　DFT方法之一就是在芯片内部建立TAP[2],以及一系列的测试寄存器，即JTAG. 通过JTAG网络增加测试的控制点和观测点，以实现后期的测试。
2. scan/EDT
　　内部扫描通路测试scan。对于寄存器以及寄存器之间的组合电路，则发展了扫描链的概念，将逻辑芯片抽象为寄存器逻辑和组合电路逻辑。通过扫描的方式将测试激励打入芯片，然后再以扫描的方式观测测试结果。
3. Mbist
　　memory 内建自测试。对于片上存储器，常用的测试方法为mbist逻辑的插入。通过mbist pattern产生器，产生特定的数据读/写入特定地址，并将读出的地址做比较的是memory pass 或 fail结果。
4. 其他
　　其他测试方法还包含analogBist， LogicBist，BSD边界扫描测试，Reliability Test等各种方法。 这些方法我们将会在后面的推送中陆续接受。
Tips
[1] JTAG 是指(Joint Test Action Group，联合测试行动小组)是1985年制定的检测PCB和IC芯片的一个标准，1990年被修改后成为IEEE的一个标准，即IEEE1149.1-1990。
[2] TAP Test Access Port 测试访问口。

五、DFT的代价？
　　世界上没有免费的午餐。DFT逻辑在给芯片设计生产带来众多优势的同时，也要付出 一定的代价。
　　– 测试逻辑占用芯片面积。 (例如基带芯片中>10%)
　　– 扫描覆盖率越高，测试向量越多
　　– 并行测试由于电源的限制不能无限增多
　　– 管脚数目的限制导致测试和测试逻辑复杂度增加
　　– 优秀的DFT架构和实现才能带来高质量的测试