EDT逻辑包括control和channel pins。control pins例如edt_clock、和edt_bypass,控制EDT的功能。channels pins例如edt_channels_in和edt_channels_out是扫描通道。
EDT Control and Channel Pin Configuration
EDT control和channel pins的配置因使用而异。
EDT logic包括以下pins:
- scan channel input pins
- scan channel output pins
- EDT clock
- EDT update
- scan-enable(可选——当存在scan channel output pins与功能引脚共享时使用)
- bypass mode control
- reset control(可选——当为EDT逻辑指定异步复位时使用)
- EDT_configuration(可选——当指定多个配置时使用)
下图所示,EDT逻辑在外部例化,并配备bypass电路和两个扫描通道。external EDT逻辑总是在top-level EDT wrapper中被例化。
下图展示了包含I/O pads的设计网表中的EDT逻辑(internal EDT logic),EDT
control和channel I/O pins被连接到I/O pads的internal nodes(core设计的一部分)