数码管动态扫描显示电路设计

 数码管动态扫描显示电路设计

一、实验目的

1. 学习动态显示数码管的使用。

2. 学习数据选择器及其信号分配方法。

二、基本实验内容

用 Verilog HDL 设计一个 4 位数码管动态扫描显示电路，在实验箱的数码管上固定显示 2022。

实验电路框图如下：

 三、代码实现

顶层模块：

module zwm_1898_10(clk,en,DIG,seg,codeout,Y,Q);
input clk,en;//时钟和使能信号
output [1:0] Q;//计数信号
output [3:0] Y;
output [3:0] DIG;//位选信号
output [6:0] codeout;//七段数码管译码信号
output [3:0] seg;//位选信号
//调用子模块
zwm_1898_10_1 a(clk,Q,en);
zwm_1898_10_2 b(.x(Q),.DIG(DIG),.seg(seg));
zwm_1898_10_3 c(.SEL(Q),.Y(Y));
zwm_1898_10_4 d(.Din(Y),.codeout(codeout));
endmodule

4计数器模块：

module zwm_1898_10_1(clk,Q,en);//4计数器
input clk,en;
output reg[1:0]Q;
always @(posedge clk)
     if(en