![](https://img-blog.csdnimg.cn/20201014180756724.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
vivado
文章平均质量分 60
pose_Ma
0 errors 0 warnings
展开
-
2016.3 Vivado - 出现bram功耗报错
2016.3 Vivado - 出现bram功耗报错原创 2022-06-13 21:46:45 · 1780 阅读 · 3 评论 -
如何对bram/ram进行初始化赋值呢?
如何对bram/ram进行初始化赋值呢?原创 2022-05-31 10:29:48 · 3061 阅读 · 1 评论 -
使用xilinx的block desgin功能,搭建microblaze架构,生成bit流报错
使用xilinx的block desgin功能,搭建microblaze架构完成后,当生成bit流的时候报错: Could not find a BMM_INFO_DESIGN property in the design. Could not generate the merged BMM file:解决办法:1、加入elf文件后,再生成bit流Please check to ensure any BMM and ELF files in the design have correct proper原创 2022-05-21 10:45:50 · 1883 阅读 · 2 评论 -
在调试FPGA的过程中遇到的一些时序问题
1、关于过时钟约束当遇到时序分析报告没有报错,但是怀疑使用的时钟频率可能存在某些问题时,此时可以增高所用工作时钟的频率来再次综合(此处可以理解为时序分析变的更严格了),查看综合后的结果,进一步分析问题;此种方式是作为一种调试手段来使用。2、关于异步时钟约束其中include_generated_clocks的意思是找到sys_clkp下的所有的衍生时钟,下面两句话效果一样(clkout0 clkout1 clkout2 clkfbout_1是由sys_clkp衍生出来的)set_clock_grou原创 2021-09-27 09:17:29 · 3779 阅读 · 1 评论 -
ISE/Vivado调试过程中经常遇到的几种warning,以及解决办法,一些verilog使用技巧
由于最近已经也刚刚接手项目,遇到特别多的问题,所以把遇到的问题记录一下,自己学习的同时,把过程分享出来,希望对大家有一定的帮助,共同进步。下面就是ISE调试过程中经常遇到的几种warning,以及解决办法,自己整理成文档,以供参考:1、Redeclaration of ansi port XX is not allowed“不允许重新声明ansi端口XX”。出现的原因是在程序中声明了两......原创 2019-09-02 18:30:42 · 80534 阅读 · 10 评论 -
如何在没有原工程的情况下,利用vivado将bit文件转化成bin文件
如果你手上只有bit文件,没有源工程的情况下,如何利用vivado把bit文件转化成bin烧写到flash里面去呢,下面分享一个小方法:1、先将bit程序烧入板子中2、Tools >> Generate Merory Configuration3、红色箭头处需更改(从上到下依次为):选择bin、选择memory大小、选择bin保存的位置、选择接口、读取bit文件、bit文件的位置我的fpga全部资料和笔记全部都在这里哦(欢迎浏览查看):https://blog.csdn.net/w原创 2020-11-23 19:10:33 · 5892 阅读 · 0 评论 -
几乎所有的版本、期限最长功能最多的Vivado的license文件
INCREMENT VIVADO_HLS xilinxd 2037.05 permanent uncounted AF3E86892AA2 VENDOR_STRING=License_Type:Bought HOSTID=ANY ISSUER=“Xilinx Inc” START=19-May-2016 TS_OKINCREMENT Vivado_System_Edition xilinxd...原创 2019-09-09 23:23:17 · 14707 阅读 · 1 评论