FPGA Base Xilinx跨时钟域宏XPM_CDC

已于 2022-11-27 10:38:14 修改
阅读量2.8k 收藏 35
点赞数 9
分类专栏： FPGA 文章标签： fpga开发
于 2022-11-26 20:24:52 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wuyanbei24/article/details/128056404
版权

FPGA Base Xilinx跨时钟域宏XPM_CDC

最近看手底下的小伙子们写代码，对于跨时钟域的处理极度的不规范，还是放下这句话基础不牢，地动山摇

其实Xilinx公司已经为用户提供了宏定义，实现跨时钟域处理，见截图

在这里插入图片描述

XPM_CDC在命名上已经告知用户不同的XPM_CDC用于处理不同场景下的跨时钟域处理。

如果对于截图中的CDC用法不是很了解，建议在bing上搜索，会有很丰富的资料讲解。

Verilog HDL 核心在于Hardware Description Language，掌握基础后通过搭积木的方式来形成你的设计，在底层的处理与细节上不要试图去发挥，违背原则。

习惯养好，不说称为优秀的FPGA工程师，至少不拉跨。

在Xilinx的UG949中，CDC章节中两张图指导工程师如何思考CDC

单比特跨时钟域
在这里插入图片描述

多比特跨时钟域
在这里插入图片描述

疫情期间，希望大家各自安好。。。

来自你们的Tony老师

搞FPGA开发的Tony老师
关注
  • 9
    点赞
  • 踩
  • 35
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
FPGA设计中跨时钟域信号同步方法
09-12
随着 FPGA 系统设计的复杂化， 系统内部的各个功能模块往往需要工作在不同频率的异步时钟域中， 因此系统内核心功能模块与外设的通信设计无法避免地会涉及到跨时钟域的数据与信号的传递问题 尽管跨时钟域的同步问题并不属于 FPGA 系统设计领域的新问题， 但是随着多时钟域系统的常见化和复杂化， 使得跨时钟域同步这一要求具备了新的重要意义 在对跨时钟域设计中容易出现的亚稳态现象及其造成的影响进行简要概述与分析的基础上， 为了减小亚稳态发生的概率和降低系统对亚稳态错误的敏感程度， 提出了四种跨时钟域同步的解决方案， 较为详细地阐述了设计方案， 对设计进行了评估与分析， 并给出了优化设计。
FPGA-跨时钟域1
08-04
在FPGA开发中，跨时钟域处理是一个关键的设计挑战，因为不同的时钟域就像是不同血型的血液，如果不正确地处理，会导致设计中的错误和不稳定。时钟是FPGA设计的心脏，控制着逻辑的运行速度和同步。在某些情况下，由于...
跨时钟域学习记录（二）——XPM_CDC
wjh776a68的博客
03-25 1676
本文以Xilinx提供的XPM_CDC代码为基础，整理常见的跨时钟域问题及处理方法
【xilinx】vivado中的xpm_cdc_gray.tcl的用途
最新发布
sqqwm的专栏
05-31 896
【xilinx】vivado中的xpm_cdc_gray.tcl的用途
XPM_CDC简介
lijq94的博客
07-06 6465
转：https://zhuanlan.zhihu.com/p/147058600 上一篇文章介绍了 单比特跨时钟域 的不同应用场景的区别（基于Xilinx Parameterized Macros），主要有: 同步Reset （XPM_CDC_SYNC_RESET） 异步Reset (XPM_CDC_ASYNC_RESET) 电平信号 （XPM_CDC_SINGLE） 脉冲信号 （XPM_CDC_PULSE） 这篇我们来看一下这几个Macro的具体设计细节和原理。我会基于Xilinx Guide的
XPM_CDC_HANDSHAKE（UG974）
qq_33300585的博客
04-26 1545
XPM_CDC_HANDSHAKE（UG974）
XPM_CDC_PULSE
qq_33300585的博客
12-23 801
XPM_CDC_PULSE
CDC_xilinx
zhangduojia的博客
07-05 2726
wire[7:0]ISP_dout_b8_CLTX; xpm_cdc_array_single#(.DEST_SYNC_FF(2),.INIT_SYNC_FF(0),.SIM_ASSERT_CHK(0),.SRC_INPUT_REG(0), .WIDTH(8)) xpm_cdc_array_ISP_dout_b8_CLTX( .dest_out(ISP_dout_b8_CLTX),.dest_clk(TxClk),.src...
m.xpm.gz_grub_xpm grub
09-19
用于grub的一机画面. 修改 /boot/grub/grub.conf splashimage=(hd0,1)/boot/grub/m.xpm.gz
xpm.tar.gz_fbida_xpm tar
09-21
在IT领域，我们经常需要处理各种类型的压缩文件，如本例中的"xpm.tar.gz"。这个文件是一个由两部分组成的压缩包，首先是以".tar"为后缀的归档文件，然后是".gz"，表明它经过了Gzip的压缩。这种组合方式使得文件在...
xpm-js:xPack软件包管理器命令行工具
05-13
有关xpm版本的更多详细信息，请检查项目网站上的页面。 快速链接 如果您已经了解有关xpm的一般事实，则可以直接跳至： xPack概述 xpm是一个Node.js CLI应用程序，用于管理xPacks依赖性。 xPacks是通用的多版本...
XILINX-VIVADO IP参数化方法（XPM）
ypcan的博客
06-15 3981
XPM全称是Xilinx Parameterized Macros，是XILINX提供的一种IP参数化方法。
Xilinx 参数化宏 XPM
yindq1220的博客
05-18 6708
赛灵思主要有3种： XPM_CDC，主要用于跨时钟域信号处理 XPM_FIFO，用于FIFO例化，相似于FIFO IP核 XPM_MEMORY，用于RAM和ROM例化，相似于RAM IP核 以上三种宏都可以用来实现跨时钟域的处理，FIFO与RAM的跨时钟域处理主要是通过缓存的方式实现。利用宏和IP核来实现FIFO、RAM的例化，功能上相差不大，就是使用方式略有区别。 以下主要介绍一下XPM_CDC，通过程序注释的方式进行介...
Xilinx CDC Constraints(ug903: Chapter6 )
qq_33300585的博客
04-17 499
Xilinx CDC Constraints
xilinx文件格式
晨曦微露
04-10 1808
转自"KevinOMG"的博客 XCO: This file contains core options and parameters. EDN/NGC: This is the implementation netlist for the IP cores which output netlists. It is passed on to the Translate (NGDBuild) ...
跨异步时钟域的6种方法
热门推荐
helrori
05-25 1万+
方法1 双触发器（打2拍） 该方法只用于慢到快时钟域的1bit信号传递。 module ff2( input clk0,//10M input din, input clk1,//100M output dout ); reg din_r=1'd0; reg r0=1'd0; reg r1=1'd0; assign dout = r1; always@(posedge clk0) din_r <= din;/
XPM小结
qq_41305217的博客
09-16 1045
xpm简介
【FPGA】跨时钟域问题
阿妹有点甜的博客
10-03 555
跨时钟域问题
xpm_cdc_array_single用法
05-19
xpm_cdc_array_single是Xilinx的一个函数，用于生成一个时钟域交叉域转换（CDC）单口RAM，其使用方法如下： ``` xpm_cdc_array_single #( .ADDR_WIDTH(ADDR_WIDTH), // 地址位宽 .DATA_WIDTH(DATA_WIDTH), // 数据位宽 .INIT_FILE(INIT_FILE), // 初始化文件名 .WRITE_MODE(WRITE_MODE), // RAM写模式 .READ_MODE(READ_MODE), // RAM读模式 .RAM_STYLE(RAM_STYLE), // RAM类型 .READ_LATENCY(READ_LATENCY), // 读取延迟 .WRITE_LATENCY(WRITE_LATENCY), // 写入延迟 .CLK_POLARITY(CLK_POLARITY), // 时钟极性 .ASYNC_READ(ASYNC_READ), // 异步读使能 .USE_MEM_INIT(USE_MEM_INIT), // 使用内存初始化 .MEMORY_INIT_FILE(MEMORY_INIT_FILE) // 内存初始化文件名 ) ( input wire CLK, // 时钟信号 input wire RST, // 复位信号 input wire CE, // 使能信号 input wire [ADDR_WIDTH-1:0] DINA, // 写入数据 input wire [ADDR_WIDTH-1:0] ADDRA, // 写入地址 output reg [DATA_WIDTH-1:0] DOUTB, // 读取数据 input wire [ADDR_WIDTH-1:0] ADDRB, // 读取地址 input wire WE, // 写使能信号 input wire [DATA_WIDTH-1:0] DATAB // 读取数据 ); ``` 其中，各个参数的含义如下： - `ADDR_WIDTH`：地址位宽 - `DATA_WIDTH`：数据位宽 - `INIT_FILE`：初始化文件名 - `WRITE_MODE`：RAM写模式 - `READ_MODE`：RAM读模式 - `RAM_STYLE`：RAM类型 - `READ_LATENCY`：读取延迟 - `WRITE_LATENCY`：写入延迟 - `CLK_POLARITY`：时钟极性 - `ASYNC_READ`：异步读使能 - `USE_MEM_INIT`：使用内存初始化 - `MEMORY_INIT_FILE`：内存初始化文件名 - `CLK`：时钟信号 - `RST`：复位信号 - `CE`：使能信号 - `DINA`：写入数据 - `ADDRA`：写入地址 - `DOUTB`：读取数据 - `ADDRB`：读取地址 - `WE`：写使能信号 - `DATAB`：读取数据 使用xpm_cdc_array_single生成的RAM是一个时钟域交叉域转换（CDC）单口RAM，可用于FPGA设计中的异步数据传输。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值