vivado的pll时钟约束的重命名

最新推荐文章于 2024-03-02 21:33:17 发布
VIP文章 最新推荐文章于 2024-03-02 21:33:17 发布
阅读量6.1k 收藏 15
点赞数 1
分类专栏： fpga 文章标签： fpga sh
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wuzhouqingcy/article/details/81541142
版权

Vivado的pll约束（重命名）主要是下面这三句话

create_generated_clock -name clk_100m -source [get_pins u_my_pll/inst/plle2_adv_inst/CLKIN1] -multiply_by 2 -add -master_clock clk_in [get_pins u_my_pll/inst/plle2_adv_inst/CLKOUT0]

 

set_false_path -from [get_clocks clk_100m] -to [get_clocks clk_out1_my_pll]

set_false_path -from [get_clocks clk_out1_my_pll] -to [get_clocks clk_100m]

在vivado中pll会自动约束，一般约束的名字即为pll输出到BUFG/I线路的名字

即约束语句如下

create_generated_clock -name clk_out1_my_pll [get_pins u

最低0.47元/天 解锁文章
wuzhouqingcy
关注
  • 1
    点赞
  • 踩
  • 15
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Vivado集成开发环境时序约束
11-15
文档详细讲述时序约束的定义，并使用vivado结合例子讲解，适合初学者学习FPGA开发
Vivado中PLL IP核例化
Gdadiao123的博客
02-04 2万+
在开发PL时一般都会用到分频或倍频，对晶振产生的时钟进行分频或倍频处理，产生系统时钟和复位信号，这是同步时序电路的关键，这时就需要使用到时钟向导IP，下面就介绍一下在vivado中进行PL开发时调用IP的方法。     首先打开vivado，新建一个RTL项目。     点击导航窗口上的IP Catalog 选项，如图一所示： 图一      在search处搜索自
三、基准时钟、生成时钟、虚拟时钟的约束和意义
最新发布
k7126685的博客
03-02 467
基准时钟、生成时钟、虚拟时钟的约束和意义
VIVADO中关于管脚约束错误的一种解决方法
01-06
在vivado中，有的IP核已经包含了模块的引脚配置，这样在约束文件中就不用写相应的约束设置。然而在生成位码流的时候就可能会出现如下的错误提示： [DRC UCIO-1] Unconstrained Logical Port: 16 out of 22 logical ports have no user assigned specific location constraint (LOC). This may cause I/O contention or incompatibility with the board power or connectivity affecting perfo
vivado约束手册
01-09
Vivado的约束手册，可供采用Xilinx的FPGA开发的人使用。
vivado 约束指导手册
12-28
xilinx官方提供的vivadao约束指导，详细介绍fpga设计中的各种约束问题
【FPGA】Xilinx Vivado时序约束——时钟约束
weixin_42370509的博客
09-25 2193
时钟之间的两个方向上的时间被忽略。这是一般不常使用，举例如下：create_clock -name clk_virt -period 10，定义一个名称为clk_virt，周期为10ns的虚拟时钟。系统抖动是由电源噪声、电路板噪声或系统的任何额外抖动引起的整体抖动，使用set_system_jitter 指令可以对时钟抖动进行约束，举例如下：set_input_jitter [get_clocks -of_objects [get_ports clkin]] 0.1，约束时钟抖动范围在+/-100 ps。
vivado 自动派生时钟
cckkppll的博客
12-22 234
vivado 自动派生时钟
vivado 一文归纳出时序约束
aaa23d1的博客
03-26 1132
vivado 一文归纳出时序约束 包括主时钟以及异步时钟组、多周期约束、伪路径约束等
FPGA时序约束--进阶篇（衍生时钟约束）
mengzaishenqiu的博客
06-18 1382
本文将详细介绍衍生时钟约束和时钟分组约束设置，给出了详细的约束命令和示例介绍。
Watch.rar_vivado_vivado 开发_vivado 时钟_vivado时钟_watch
07-15
FPGA开发板的简易时钟源码，开发环境为vivado
基于Xilinx Vivado输入延迟约束分析工程实操，通过此实验工程可以更加深刻的分析输入延迟约束。
03-07
基于Xilinx Vivado输入延迟约束分析工程实操，通过此实验工程可以更加深刻的分析输入延迟约束。
25-Vivado PLL IP设计.7z
03-11
Vivado PLL IP设计,Vivado仿真工程
vivado时钟IP核的使用
05-09
verilog带testbench文件 环境：vivado 2018.3 时钟ip核是一个比较常用的IP核，主要用于对输入的时钟信号进行进行倍频、分频、调整相位。这些功能其实自己去实现也是相对来说比较简单的，但是既然vivado提供了这种封装好的IP核,我们就可以充分的去利用，减少开发者的工作量，而且时钟ip核也有一些比较高级的功能，比如，输出时钟频率和相位的动态调整等等。本篇文章主要记录时钟ip核的基本使用，并附带verilog和vhdl代码及对应的testbench文件，以供同学们相互交流学习。
Vivado平台PLL设置详细介绍.pdf
06-29
详细介绍了Xilinx Vivado PLL IP核的使用及设置，适合入门学习及设计参考。对每一个选项的含义及作用做了详细的介绍。自己写的啊。
Vivado中约束脚本使用汇总
06-25
Vivado中约束脚本使用汇总
利用vivado实现FPGA的数字时钟.zip
05-17
在xilinx板子上实现，有闹钟和时钟的时分秒设置，以及最终闹铃的alarm输出。 利用三个子模块alarm，clock，control，以及一个顶模块实现，包含代码说明，实验报告和实现视频。
9 FPGA时序约束实战篇之衍生时钟约束
zhanghaijun2013的博客
01-29 3835
约束衍生时钟   系统中有4个衍生时钟，但其中有两个是MMCM输出的，不需要我们手动约束，因此我们只需要对clk_samp和spi_clk进行约束即可。约束如下： create_generated_clock -name clk_samp -source [get_pins clk_gen_i0/clk_core_i0/clk_tx] -divide_by 32 [get_pins clk_gen...
Vivado使用技巧（15）：时钟的约束方法
热门推荐
bleauchat的博客
02-19 3万+
时钟的基础知识 数字设计中，“时钟”表示在寄存器之间可靠地传输数据所需的参考时间；Vivado的时序引擎利用时钟特征来计算时序路径需求，通过计算时间裕量（Slack）的方法报告设计的时序空余；时钟必须被正确定义以最佳精度获得最大的时序路径覆盖范围，包含如下特性： 定义在时钟树的驱动管脚或端口，通常称作根或源点； 通过周期和波形属性来描述时钟边沿； 周期（period）以ns为单位进行设定，...
vivado fpga时钟约束
08-04
在Vivado中，时钟约束是对FPGA设计中的时钟进行限制和优化的过程。时钟约束的目的是确保时序的正确性和稳定性，以及提高编译器的编译效率和FPGA布局布线的最优化。 异步时钟约束是其中的一种约束方式，它需要对FPGA内部的时钟非常熟悉。在FPGA设计中，异步时钟之间已经经过异步时钟同步化处理，因此异步时钟约束可以帮助编译器更好地理解设计中的时序关系。 然而，时钟在进入FPGA器件后会受到时钟树传递的延迟，同时噪声或硬件表现也会导致时钟的不确定性，如时钟抖动和相位错位。Vivado在时序分析时会考虑这些非理想因素，以得到更精确的时序裕量。 在Vivado中，可以使用命令来定义时钟约束。例如，通过create_clock命令可以定义一个时钟，并指定其名称、周期和时钟源。例如，使用以下命令定义一个名为rxclk的时钟，周期为3.33，时钟源为gt0的RXOUTCLK引脚： create_clock -name rxclk -period 3.33 [get_pins gt0/RXOUTCLK] 通过正确的时钟约束，可以帮助确保FPGA设计的时序满足要求，并提高设计的性能和可靠性。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值