在写FPGA的测试代码的时候,有的时候需要从外部的文件中导入数据,但是又对这些不是很熟,因为输入数据的操作都是重复的工作,所以这时候就可以直接用matlab实现了。还有装入rom的coe文件也可以用matlab实现,都非常方便。
matlab代码如下
% 初始化
clc;
clear;
% read file
load('dec_64.mat');
fid=fopen('F:\bishe\FPGA_program\matlab\verilog_tb.txt','w');
for i=1:length(dec00)
fprintf(fid,' din=22''d');
fprintf(fid,'%d',dec00(i));
fprintf(fid,';');
fprintf(fid,'\r\n');
fprintf(fid,' dvalid=1''b1;');
fprintf(fid,'\r\n');
fprintf(fid,' #40;');
fprintf(fid,'\r\n');
fprintf(fid,' dvalid=1''b0;');
fprintf(fid,'\r\n');
fprintf(fid,' #160;');
fprintf(fid,'\r\n');
end
fclose(fid);
下面是txt的结果
din=22'd693733;
dvalid=1'b1;
#40;
dvalid=1'b0;
#160;
din=22'd473899;
dvalid=1'b1;
#40;
dvalid=1'b0;
#160;
din=22'd908996;
dvalid=1'b1;
#40;
dvalid=1'b0;
#160;