测试文件说明

最新推荐文章于 2022-05-13 10:26:25 发布
最新推荐文章于 2022-05-13 10:26:25 发布
阅读量298 收藏
点赞数
分类专栏： 笔记 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/xindongpai/article/details/122417769
版权

FPGA测试文件说明
在这里插入图片描述
第一行涉及到仿真时间的单位，/前面是单位后面是最小刻度，通常后面单位比前面小。简单的理解就是/后面为小数点后面的位数

第十行代码是时钟 在Verilog中#代表延时的时间刻度，一个时间单位就是timescale刻度。

quartus页面
在这里插入图片描述
ip目录向导
在这里插入图片描述
代码编辑页面
在这里插入图片描述
工程向导

任务进程
在这里插入图片描述
消息提示页面

代码补全功能设置
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述

shabby爱学习
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
quartus频率计 时钟设置_简易数字频率计（verilog HDL设计）（2020维护版本）
weixin_35143455的博客
01-01 5732
前言简易数字频率计原理顶层控制模块：计数模块：锁存模块测试文件结语前言这篇博客大概是2017年写的，目前已经是2020年8月不到，今天维护了一下但是并未保存，很受伤，不得不重新在维护一次。最近看到很多评论，说程序有问题，于是我就对这个程序进行一次测试。并更新博文程序与其他部分内容。 个人博客以及知乎：李锐博恩 个人微信公众号：FPGA LAB简易数字频率计原理原理：数字频率计的原理十分简单，简单的...
quartus时序逻辑的开始
qq_44956862的博客
06-22 2909
时序逻辑的开始 时序逻辑和组合逻辑 1、定义 组合逻辑有一个最大的缺陷就是存在竞争冒险(很危险，使电路处于一个不稳定的状态，使用时序逻辑可以极大避免这一问题，提高系统稳定性) 时序逻辑最基本的单元——寄存器，存储功能，一般由D触发器构成，由时钟脉冲控制，每个D触发器能够存储一位二进制码。 寄存器还具有复位清零功能，分为同步复位和异步复位。 2、时序逻辑的两个特点: ①时序电路只有在时钟沿到来时才检测信号是否有效，上升沿之间的毛刺现象都会被自然过滤掉，大大减少了毛刺现象产生的干扰，提高电路的可靠性。 ②时序电
quartus仿真文件的编写
qq_44956862的博客
06-21 8349
步骤与实现 1.verilog代码写完之后，进行语法错误检查和全编译，编译成功之后，需要进行仿真文件的编写，在已有的模板上进行修改。（接上一篇如何获取仿真文件模板) 2.修改主要是进行输入信号的赋值，仿真文件内容组成如下： （以按键点亮自己的led灯仿真文件代码编译为例看内容组成） 3.二选一选择器就是，三个输入，一个输出，当选通信号为低电平，选择输入2=输出，当选通信号为高电平，选择输入1=输出。二选一选择器verilog代码如下： module choose (input wire [0:0] in_
verilog中的timescale用法
重拾童真
11-06 1万+
timescale是Verilog HDL 中的一种时间尺度预编译指令，它用来定义模块的仿真 时的时间单位和时间精度。格式如下： `timescale 仿真时间单位/时间精度 注意：用于说明仿真时间单位和时间精度的 数字只能是1、10、100，不能为其它的数字。而且，时间精度不能比时间单位还要大。最多两则一样大。比如：下面定义都是对的： `timescale 1ns/1ps
文件上传下载测试用例
03-18
### 文件上传下载测试用例详解 #### 一、文件上传测试用例设计 **1. 文件类型正确，文件大小合适的校验** - **测试场景**：上传一张.jpg或.gif格式的图片，确保文件大小不超过5M。 - **预期结果**：上传成功。 - ...
3D打印测试文件
01-17
各种3D打印机性能测试的零件，该零件能打好，说明机器的性能不错。
计算机软件测试文件编制规范.doc
02-26
本资源是关于计算机软件测试文件编制规范的详细说明，该规范旨在指导软件测试文件的编写，确保测试文件的格式和内容标准化，以提高测试过程的可管理性和检测出错误的几率。 1. 引言 测试是一个复杂、系统化的工作...
P8自动测试说明1
08-04
P8自动测试说明1 P8自动测试说明1是基于FPGA的自动测试系统，主要用于测试CPU的基本功能。该系统由硬件部分和软件部分组成，硬件部分主要包括WRAPPER模块、P8_BLACKBOX.v模块和ISE项目，软件部分主要包括测试代码和...
aac音频测试文件
12-28
描述中提到这两个测试文件可以在VLC上播放且无杂音，这表明它们的编码是正确的，VLC能够正确解码并播放这些AAC音频文件，同时也说明音频文件本身没有损坏或质量问题。 在进行音频测试时，可能会关注以下几个方面：...
Quartus使用教程
01-06
1.新建文件夹led：doc放文件，pro放工程，rtl放代码，sim放仿真 2.新建工程，保存在pro文件下 3.工程五步指引过后，新建Verilog HDL File，模块名为led，编写代码，保存在rtl文件夹下 4.开始分析和综合，检测代码是否有错误 5.新建仿真文件，模块名后加_tb，保存在sim文件下 6.仿真设置 7.开始仿真，前仿真 8.关闭仿真，开始编译 9.开始后仿真 10.后仿真果然暴露出问题来了，嘿嘿 11.引脚分配 12.根据物理端口进行配置 13.烧录到开发板上 作者：Stmer
对`timescale的深入理解
彬彬有礼的专栏
05-09 2万+
在实际应用过程中，如网口IP CORE调试过程中，就会出现不同文件的module在不同的时间单位和精度的情况之下，因此，有必要对这个问题进行深入透彻地了解和分析。下面进行详细分析。 I.                    在顶层文件里instantiates each module，本身不写`timescale命令，但据说对modelsim的默认情况是`timescale 1ps/1ps
verilog中的timescale的解析
zhenzhen90的专栏
04-10 5290
`timescale是Verilog HDL 中的一种时间尺度预编译指令，它用来定义模块的仿真时的时间单位和时间精度。格式如下： `timescale  仿真时间单位/时间精度 注意：用于说明仿真时间单位和时间精度的数字只能是1、10、100，不能为其它的数字。而且，时间精度不能比时间单位还要大。最多两则一样大。比如：下面定义都是对的： `timescale   1ns/1ps
Verilog仿真文件中时钟周期和延时时间的设置
weixin_47421560的博客
03-01 9588
说明 来自于小梅哥AC620状态机的代码，检测字符Hello，仿真文件是自己写的，当检测到o无论如何实现不了led翻转: 最后检查设置的时钟周期和延时时间 `timescale 1ns/100ps `define clk_cycle 50 //时钟周期100ns always #(`clk_cycle) clk = ~clk; //延时50ns #(`clk_cycle) 以上表明：延时时间为时钟周期的一半，对于第二张图：当上升沿触发检测到l后，跳转状态5开始准备检测o，但是检测l后没有跳转到o且下
基础篇verilog-‘timescale的解释
ciscomonkey的博客
11-02 5044
verilog-timescale解释 ’timescale 1ns/1ps 其中1ns代表步进，1ps代表精度，精度代表小数点后能够识别到的位数 #200.001 //代表200ns_1ps #200.0001 //编译将会报错
quartus中测试文件的写法及用法_笔记
Melody_zzz的博客
02-27 1万+
1. VerilogHDL设计不用而仿真时用的语法 initial task/function for/while/repeat/forever integer 内部不能有三态0 case/casex force/wait/fork #x 2. 关于例化 如下为一个简单的比较器模块 module compare(a,b,equal); input a,b; output equal; reg ...
Verilog中#的使用与理解
evayao95的博客
05-13 1万+
我在verilog中test_bench中遇到这样的问题，记录一下。 timescale 1ns / 1ps 基本知识：1ns=1000ps 含义为：时延单位为1ns，时延精度为1ps。 简而言之，前面是总时间，后面是每个单元的时间间隔。 #的使用 #是延时的意思，跟timescale中的时延单位有关。 `timescale 1ns / 1ps module top_add5_tb( ); reg a=0; reg b=0; wire c; top_add5 top
Quartus II -Warning (202000): An incorrect timescale is selected for the Verilog Output (.VO) file
Matlab - Data_Reconstruction
12-31 1104
Warning (202000): An incorrect timescale is selected for the Verilog Output (.VO) file of this PLL design. It's required that the timescale should be 1 ps when simulating a PLL design in a third party...
quartus中进行仿真时出错，窗口没有波形图的几种可能
热门推荐
whocarea的博客
12-16 3万+
在quartus中写完代码，为了验证我们写的是否正确，一般都需要编写test bench脚本进行仿真，但是由于我的粗心，老是出现窗口啥也没有的情况，大概总结了有以下几种情况。 1、我们在test bench中例化的模块没有设置成顶层文件 2、例化模块时，忘记给这个模块取个名字 3、test bench中没有写时间 `timescale 1ns/1ns 4、如果编译通过了，仿真时遇到Erro...
SIP协议下的文件传输测试说明
"基于SIP的msrp协议文件传输说明.doc" 本文档主要介绍了基于SIP（Session Initiated Protocol）的MSRP（Message Session Relay Protocol）协议在文件传输中的应用，适用于两个用户之间的点对点在线聊天环境。MSRP是...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值