卷积运算中5X5卷积模版的实现-verilog

最新推荐文章于 2023-10-08 16:26:47 发布

yanxiaopan

最新推荐文章于 2023-10-08 16:26:47 发布

阅读量8.6k

点赞数 4

分类专栏： verilog

本文链接：https://blog.csdn.net/yanxiaopan/article/details/76852342

版权

通过例化4个fifo核，该方法实现了5X5卷积模板，使得25个数据并行输出，从而在一个时钟周期内完成卷积计算。详细设计包括相关代码和仿真结果。

摘要由CSDN通过智能技术生成

例化4个fifo核，使5X5卷积模版中25个数据同时输出，进而在一个始终内完成卷积运算。
代码如下：

module kernel5x5(clk,rst,a,a11,a12,a13,a14,a15,a21,a22,a23,a24,a25,a31,a32,a33,a34,a35,a41,a42,a43,a44,a45,a51,a52,a53,a54,a55,
rd1,wr1,rd2,wr2,rd3,wr3,rd4,wr4,full1,empty1,full2,empty2,full3,empty3,full4,empty4,cnt
    );
input clk;
input rst;
input [7:0] a;

output [7:0] a11,a12,a13,a14,a15,a21,a22,a23,a24,a25,a31,a32,a33,