超级会员免费看
该博客介绍了如何使用Verilog语言设计并实现一个5x5的块交织器，包括在Quartus II下进行仿真。设计中包含了一个解码器实体，实现了双口RAM，以及串行到并行的转换。文中详细阐述了各个模块的功能，如计数器、读写地址生成、RAM操作等。
设计题目要求：
本设计基于verilog语言实现，在quartus II下仿真实现：
仿真如下：
全部代码如下：
library ieee;
use ieee.std_logic_arith.all;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity decoder is --实体说明
port(datain,clk,clr:IN std_logic;
dataout:OUT std_logic_vector(4 downto 0); --输入输出端口
re,we:IN std_logic; --片内ram的读使能和写使能信号
clkout:INOUT std_logic;
wraddress,rdaddress:INOUT std_logic_vector(5 downto 0);
test : inout std_logic_vector(30 downto 0));–测试端口 5*5
end decoder;
architecture d1 of decoder is --结构说明
signal clk_ram,data:s
订阅专栏 解锁全文
2918
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
