本文详细介绍了建立时间和保持时间的概念，及其对触发器和系统最高时钟频率的影响。当不满足这些时间要求时，可能会导致亚稳态，影响系统稳定性。解决方法包括增大时钟周期、重新分配关键路径、优化逻辑结构等。同时，讨论了流水线设计思想，通过插入触发器来缩短最长延时路径，从而提高电路工作频率。
1、建立时间：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的最小时间。
保持时间：触发器在时钟上升沿到来之后，其数据输出端的数据必须保持不变的最小时间。
【补】建立时间违约怎么办
1）增大时钟周期，降低时钟频率，但这意味着速度下降，一般不会这么处理。
2）重新分配关键路径，将过长的关键路径中的一部分逻辑从关键路径中剥离出来，放到相邻的时序级里，使每一级里面的时序长度相差无几。前提是不破坏系统整体功能，一般使用pipelining。
3）调整优化组合逻辑结构，尽可能减少组合逻辑延迟。
【补】保持时间违约怎么办
3188
621
1044
1万+
1298
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
最低0.47元/天 解锁文章
