时序分析基本概念介绍——min period 最小时钟周期

前言

我们在实际设计中可能会碰到这种情况，如果我们的memory最高只能工作到800Mhz频率，但是我们却让它工作在1Ghz的频率，这时就会出现min period的violation。

一、什么是 min period？

Min period也就是最小时钟周期，是DRV检查的一种。Min period用于检查时钟电路是否达到了预期的工作频率。例如min period1.25代表着到达memory的CLK pin的所有clock需要至少1.25ns周期，如果不满足该条件的话，工具会显示violation。

二、为什么检查 min period？

以一个常见的六管sram为例。
对于这个bitcell的读取过程如下：
假定存储的内容为1, 即在Q处的电平为高。读周期之初，两根位线预充值为逻辑1, 随后字线WL充高电平，使得两个访问控制晶体管M5与M6通路。第二步是保存在Q的值传递给位线BL在它预充的电位，而泻掉（BL非）预充的值，这是通过M1与M5的通路直接连到低电平使其值为逻辑0 (即Q的高电平使得晶体管M1通路)。在位线BL一侧，晶体管M4与M6通路，把位线连接到VDD所代表的逻辑1 (M4作为P沟道场效应管，由于栅极加了（Q非）的低电平而M4通路)。如果存储的内容为0, 相反的电路状态将会使（BL非）为1而BL为0。只需要（BL非）与BL有一个很小的电位差，读取的放大电路将会辨识出哪根位线是1哪根是0。敏感度越高，读取速度越快。
简单来说，SRAM中的每一bit储存在由四个场效管ÿ