Xilinx FPGA 配置之ICAP

在网络通信中ICAP通常指Internet Content Adaptation Protocol，但在Xilinx FPGA 中ICAP(Internal Configuration Access Port) 指的是内部配置访问端口，其主要作用是通过内部配置访问端口（ICAP），用户可以在FPGA逻辑代码中直接读写FPGA内部配置寄存器（类似SelectMAP），从而实现特定的配置功能，例如Multiboot。FPGA实现IPROG通常有两种方式，一种是通过ICAP配置，一种是把相关指令嵌入bit文件中。与通过bit文件实现IPROG相比，通过ICAP更灵活。

ICAP目前为止有三个版本，包括ICAP，ICAPE2以及ICAPE3。 UltraScale系列对应ICAPE3，7系列对应ICAPE2，7系列之前的对应ICAP。每个版本有少许区别。

以下以ICAPE3 为例，ICAPE3 的接口如下：

每个UltraScale系列的FPAG包括2个ICAPE3，但实际使用时只能例化并使用一个，默认顶部ICAPE3， 初级玩家采用默认的即可。

通过ICAP发送IPROG指令实现Multiboot的步骤如下：

首先写入同步头 32’hAA995566, 然后将需要跳转到的bit文件的起始地址写入WBSTAR寄存器，最后写入IPROG（internal PROGRAM_B）指令。

这里需要注意一点，ICAP以及SelectMAP都存在位反转（Bit Swapping），也就是说，上表中所有的数据需要进行位反转之后才能接到ICAP的输入接口，同理，ICAP输出的值需要进行位反转后才能与实际的值对应起来，位反转的示例如下图。

Bit Swapping 可参考以下Verilog语句

  genvar i,j;
  for (i=0; i<4; i=i+1) begin: GEN_ICAP_BIT_SWAP_I
    for (j=0; j<8; j=j+1) begin: GEN_ICAP_BIT_SWAP_J
      assign icap_din[i*8+j] = fsm_output[i*8+7-j];
      assign fsm_input [i*8+j] = icap_dout[i*8+7-j];
    end
  end

ICAPE3 例化示例如下（UG974）

// ICAPE3: Internal Configuration Access Port
// UltraScale
// Xilinx HDL Language Template, version 2019.1
ICAPE3 #(
.DEVICE_ID(32'h03628093),//pre-programmed Device ID value，used for simulation
// purposes.
.ICAP_AUTO_SWITCH("DISABLE"),//Enable switch ICAP using sync word
.SIM_CFG_FILE_NAME("NONE")//Raw Bitstream (RBT) file，parsed by the simulation
// model
)
ICAPE3_inst (
.AVAIL(AVAIL), // 1-bit output: Availability status of ICAP
.O(O), // 32-bit output: Configuration data output bus
.PRDONE(PRDONE),//1-bit output: Indicates completion of Partial Reconfiguration
.PRERROR(PRERROR),//1-bit output: Indicates Error during Partial Reconfiguration
.CLK(CLK), // 1-bit input: Clock input
.CSIB(CSIB), // 1-bit input: Active-Low ICAP enable
.I(I), // 32-bit input: Configuration data input bus
.RDWRB(RDWRB) // 1-bit input: Read/Write Select input
);
// End of ICAPE3_inst instantiation

参考文档
UG974 UltraScale Architecture Libraries Guide
UG470 7Series_Config
UG570 ultrascale-configuration