锁相环PLL

PLL可以用来提供芯片时钟，是由PLLSTAT（PLL状态寄存器）来控制的，由第9位来控制，用来读出PLL的连接位。当第8位PLLE和第9位PLLC都为1时，PLL作为时钟源连接到处理器。当PLLC或PLLE为0时，PLL被旁路，处理器直接使用振荡器时钟。

由此处可以得到，有两种方法来提供板子的时钟源。

PLL的频率计算：

PLL的频率计算使用下列参数：

Fosc  the frequency from the crystal oscillator/external oscillator        晶振频率

Fcco  the frequency of the PLL current controlled oscillator                   PLL电流控制振荡器的频率

Fcclk the PLL output frequency(also the processor clock frequency)  PLL输出频率（也是处理器的时钟频率）