[Vitis Bug] This application requires xilffs library in the Board Support Package.

最新推荐文章于 2024-05-31 20:47:59 发布
最新推荐文章于 2024-05-31 20:47:59 发布
阅读量840 收藏 1
点赞数 1
分类专栏： bug recordation
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yueqiu693/article/details/122782316
版权

fpga开发 嵌入式 arm

通过Vitis创建FSBL文件时遇到如下错误

解决：

工程平台下点击spr文件---> Navigate to BSP Settings

 

 勾选列表中xiffs文件

 再重启vitis平台，再次点击左上角钉锤编译平台

 

 再次进行创建FSBL文件即可成功运行

 

俩个圆
关注
专栏目录
Vitis AI Library应用
硬码农二毛哥的博客
08-09 1192
Vitis AI提供两种应用例程，VART和Vitis AI Library，下文详细描述了Vitis AI Library中refinedet应用的实现过程。 编译AI模型 DNNDK 和Vitis AI Library编译AI库的方式相同。 编译refinedet模型 RefineDet模型用来检测人体。 $~/Vitis-AI/AI-Model-Zoo/all_models_1.2/caffe $cp -r cf_refinedet_coco_480_360_0.8_25G_1.2/ ../../..
在Vitis中编译Vitis AI Library应用
硬码农二毛哥的博客
08-22 1279
如何将Vitis AI Library应用加入Vitis进行编译，生成可执行文件？ Vitis AI Library应用编译 在不使用vitis的情况下，vitis ai library编译方法如下： //以refinedet为例 $cd ~/Vitis-AI/Vitis-AI-Library/overview/samples/refinedet $bash -x build.sh运行上述指令后，生成可执行文件。 build.sh build.sh中的内容 CXX=${CXX:-g++} $CXX -std
Xilinx FPGA上lwIP应用指南XAPP1026(v3.1)
02-08
讲解如何使用lwIP来开发基于Xilinx FPGA SOC的应用。 介绍如何利用lwIP 库来增加嵌入式系统的网络功能。针对AXI4 接口更新了本应用指南。
[vivado 20.1]FSBL项目-This application requires xilffs library in the Board Support Package.
xddcore的博客
08-26 5250
今天在创建FSBL项目的时候，遇到如下报错: This application requires xilffs library in the Board Support Package. You can go back to the previous pages to select a different platform and domain or create a new one with suitable hardware and software. 解决方案: 1.打开BSP Settings
vitis2019.2: This application requires xilffs library in the Board Support Package.
weixin_42109053的博客
03-18 1337
前言 在学习 vitis 的过程中，需要建立一个fsbl工程，但是提示错误： This application requires xilffs library in the Board Support Package.本篇将讲解如何处理该错误的方式。 解决步骤 按照如下方式修改bsp settings 勾选 xliffs 选项 关闭 vitis 重新启动 重新 build project工程 build完成后，新建 application工程 现在可以选择新建一个 fsb
Petalinux快速入门向导 (6) 第五章.Vitis调试fsbl
王师傅
10-13 3022
如何单步测试fsbl 1.1先在cortexa53_0 bsp包里面选择xilffs xilsecure xilpm 如图操作，然后重新编译bsp 1.2创建fsbl工程 1.3减小代码大小（可选，可以不做这一步） 把FSBL_NAND/QSPI/SECURE_EXCLUDE_VAL 都改为(1U) 1.4设断点提示failed to plant： unresolved source line information 修改编译选项 ...
xilinx vitis工程之FSBL代码笔记
最新发布
qq_43467135的博客
05-31 721
zynqmp vitis fsbl
Xilinx Vitis(Vivado) 2019.2
03-11
Vitis 统一软件平台可实现在 Xilinx 异构平台（包括 FPGA、SoC 和 Versal ACAP）上开发嵌入式软件和加速应用。它可为边缘、云和混合计算应用加速提供统一编程模型。 利用与高层次框架的集成，通过加速库采用 C、...
vitis_1.7z
01-09
Vitis是Xilinx公司推出的一款综合的软件开发平台，它为硬件加速器和嵌入式系统的开发提供了统一的环境。这个名为"vitis_1.7z"的压缩包文件很可能是与Xilinx Vitis相关的博客文章配套资源，用于帮助读者深入理解并...
XILINX VITIS HLS 2021.2例程
05-31
Xilinx Vitis HLS 2021.2是一款高级综合工具，用于将C，C++或OpenCL软件代码转换为可部署在Xilinx FPGA（现场可编程门阵列）上的硬件描述语言（HDL）实现。这个工具允许设计者利用高级编程语言的便利性和FPGA的并行...
Ultrascale+ ZYNQ 固化QSPI(一) 生成烧录所需文件
杰克拉力船长个人博客
08-22 1221
Ultrascale+ ZYNQ 固化(一) 生成烧录QSPI的文件
Xilinx Vitis 2020.1无法创建SREC SPI Bootloader工程，提示缺少xilisf库的解决办法
ZLK1214的专栏
12-20 2016
【错误提示】 This application requires xilisf library in the Board Support Package. You can go back to the previous pages to select a different platform and domain or create a new one with suitable hardware and software. 【解决办法】 在BSP设置中，手动添加xilisf库的引用。 首先，在
ZynqMP 调试 FSBL 代码
sudaroot的博客
09-30 4848
1、首先创建一个平台工程 2、添加BSP库：xilffs xilsecure xilpm 直接创建FSBL应用工程是无法创建的，提示报错内容如下： These libraries which FSBL requires are missing in Board Support Package: xilffs xilsecure xilpm. You can go back to the previous pages to select a different platfor...
Vivado之SDK使用(1)
qq_41656020的博客
04-16 2413
第一次用SDK，记录一下遇到的问题。
【zynq学习】Vitis使用---Failed to create application Project. Check the Vitis Log view for details
qq_45278687的博客
05-06 402
新建工程到了最后一步时，忽然出错： Failed to create application Project. Check the Vitis Log view for details。重复之前步骤再次新建还是这样，进去log看了下是java相关的问题，图没截下来，大意是已经有过相关的配置了，重复了。解决：再次新建，注意换个新工程名就可以。
解决petalinux-2018.3编译问题：ERROR: ld.so: object ‘libpseudo.so‘ from LD_PRELOAD cannot be preloaded
wujianzhang的博客
08-12 5272
使用如下链接在Ubuntu16.04上安装了petalinux-2018.3：https://blog.csdn.net/qq_37110215/article/details/90250867?spm=1001.2014.3001.5506在petalinux2018.3安装完成之后，就开始进行配置和编译工作从其他同事那里拿到了一份hdf文件，使用如下命令创建工程：petalinux-create --type project --template zynqMP --name test_project
FPGA学习4-Vivado和Vitis学习
udddhu的博客
05-03 5708
1、vivado上建立工程（FPGA学习3） 2、点击“Create Block Design”，创建一个 Block 设计，即图形化设计，弹出对话框名字Design name尽量简短，否则在 Windows 下编译会有问题。 3、点击“+”（Add IP），搜索IP核，我的开发板是zynq,找到IP核后双击这个IP核，在左侧的窗口进入编辑，参考xilinx的ug1085。 下面的配置是根据硬件原理图来设置。 4、在 I/O Configuration 窗口，配置BANK电压，如配置 .
使用Vitis固化程序
emma_xm的博客
05-10 8047
步骤一： 创建Vitis工程的时候，记得勾选Generate boot components，这样可以生成FSBL文件。 步骤二： 编译好工程。右键你的app工程，点击creat boot image： 一般来说上图界面保持默认就好，注意图中最下面boot image partitions中的3个文件的顺序一定不能错。 如果你只是用PS，PL没有任何逻辑，也没用PL的任何接口，中间第2个.bit文件可以删除。 步骤三： 点击Creat Image按钮，就可以生成.bin文件啦。 生成后的
jvm的学习方法
qq_35657661的博客
11-08 3684
jvm详解欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入 欢迎使用Markdow...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

俩个圆

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值