SystemVerilog应该在什么时候用 带.clone()方法的$cast？

最新推荐文章于 2024-05-27 11:12:57 发布
最新推荐文章于 2024-05-27 11:12:57 发布
阅读量7.3k 收藏 39
点赞数 11
分类专栏： system verilog UVM 文章标签： systemverilog uvm $cast
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zhajio/article/details/79542224
版权

在UVM的例子中，你会发现很多地方使用了$cast，其中一些是$cast（rhs_，rhs.clone()），而另一些则没有使用.clone（）（$ cast（rhs_，rhs））。那么到底什么时候应该使用.clone()方法呢？

实际用不用.clone()方法取决于你是否计划修改正在$cast的对象。

在SystemVerilog中，类变量的赋值或$cast只会将句柄复制到对象，而不是对象本身。 大多数情况下，我们创建一个对象，分配或随机化该对象中的值，然后传递句柄。 但有时我们想修改对象的本地副本，所以我们将其克隆（构造+复制=克隆）。  如果我们没有克隆对象，那么与对象具有相同句柄的其他人都会看到我们正在对它进行的修改。

可以参考如下链接加深理解：

what-is-copy-on-write


XtremeDV
关注
  • 11
    点赞
  • 踩
  • 39
    收藏
    觉得还不错? 一键收藏
  • 4
    评论
专栏目录
【原创】SystemVerilog中的浅复制（shallow copy）和深复制（deep copy）
m0_46345246的博客
07-04 1610
使用SystemVerilog搭建环境的时候，经常会遇到需要对一个对象进行复制，以防止对象的方法修改原始对象的值。对于初学者经常会使用new函数来实现class的内建的复制功能，但是，当要复制的对象中含有其他对象（object）时，使用内建的复制功能将会得到不期望的结果。本文将示例说明shallow copy和deep copy的区别。 1 浅复制（shallow copy） 在SystemVerilog中，当一个class声明时会指定一个句柄handle（可以理解为其他语言中的指针），该句柄handl
Systemverilog+UVM搭建SOC
03-23
svUVM搭建利用Systemverilog+UVM搭建SOC及ASIC的RTL验证环境
【UVM】句柄和对象的全面理解，浅copy和深copy的本质区别
分享记录一下工作中遇到的相关知识
02-03 1180
uvm知识点总结
SV中类的句柄的拷贝
yu1216338826的博客
01-21 1428
SV中类的句柄的拷贝 扩展类的句柄可以复制给基类，而基类的句柄要复制给扩展类要使用$cast（类型向下转换操作符） //扩展类的句柄复制给基类 Transaction Tr; BadTr bad; bad=new(); tr=bad;//将扩展类的句柄复制给了基类，所以基类的juu ...
SystemVerilog中 $cast动态强制类型转换
最新发布
qq_33300585的博客
05-27 1105
SystemVerilog中 $cast动态强制类型转换
UVM: Driver和Sequencer之间的握手机制（二）
xuan的博客
11-12 1万+
seq_item_port的方法 Driver应该使用uvm_seq_item_pull_port内含的多种方法实现sequence->sequencer->driver的数据传输以及driver->sequence的反馈机制： task get_next_item(output REQ req_arg)：采取blocking的方式等待从sequence获取下一个item。 ...
Systemverilog中$cast()的使用
qq_37960317的博客
10-17 7520
@Systemverilog中$cast()的使用 1 静态转换 SV类型转换分两种方法，一种叫静态类型转换，另一种称之为动态类型转换。静态类型转换的语法类似为： int a = 2; real b; b = real'(a); 这种类型`()的静态类型转换，一般不检查转换是否合法，因此具有一定的危险性。 2 动态转换 但cast的task却不是这样，cast的task却不是这样，cast的task却不是这样，cast是systemverilog中的内建方法，它会进行类型检查。如果转换失败，会
SystemVerilog-类的复制
qq_36955425的博客
05-05 697
实际上，这种方式在UVM里有一处用到了，就是在uvm_object基类中定义的clone()函数，实现对于继承自uvm_object的类，比如uvm_sequence，uvm_transaction等非组件类型的类的复制，此时被复制的类无需实例化，因为在clone函数里，会将被复制的类实例化好，并把指针返回。浅拷贝的含义，上述代码块中其实没有很好的体现，浅拷贝的核心点是：拷贝的对象只会拷贝最高层次的类，也就是说会新开辟一块内存，复制最顶层的类，而深层次的类不会进行拷贝。如果改变深层次类的属性呢？
对象拷贝——systemverilog
SummerXRT的博客
05-22 1772
使用场景 当需要赋值一个对象，以防止对象的方法修改原始对象的值，或者在一个发生器中保留约束时，可以对对象做拷贝 1.使用new操作符赋值 new操作符会创建了一个新的对象，并且复制了现有对象的所有变量，但是不会调用已经定义的任何new()函数。 class Transaction; bit[31:0] addr,crc,data[8]; Statistic stas;//指向Statistic对象的句柄 function new; stas = new(); end
【System Verilog】赋值、复制（浅拷贝）、深拷贝、克隆
carrotbanana的博客
08-21 1816
复制行为属于浅复制，因为它只能复制源对象内部的属性，源对象内部的嵌套的对象属性并不会被复制。深度复制就是不仅要复制源对象的属性，其内部嵌套的对象属性也一并复制进来，这需要自己写copy函数。
uvm中的clone是怎么一回事
kevindas的博客
03-17 4995
在uvm中，我们经常使用clone()来拷贝对象，clone()会将对象完整地赋值一份，并返回这个复制版本的句柄。 uvm中关于clone()的原始代码如下：
SystemVerilog.rar_site:www.pudn.com_system verilo_systemverilog_
07-14
SystemVerilog是一种高级的硬件描述语言（HDL），在电子设计自动化（EDA）领域中用于系统级验证。它扩展了传统的Verilog，增加了更多面向对象的编程特性，以支持更复杂的系统级验证任务。本教程集合是针对...
SystemVerilog中类的定义及实例.doc
02-04
在SystemVerilog中，类（Class）是一种高级的编程机制，它允许我们创建自定义的数据类型，这些数据类型不仅包含数据（属性），还包含了操作这些数据的方法（函数）。类是面向对象编程的基础，使得设计更加模块化和可...
systemverilog_ssc_clk_generated.sv
12-24
SSC时钟扩频调制技术广泛用于高速通信协议中，本文基于systemverilog语言，采用高速协议中普遍使用的三角波-向下展频方式，编写验证模型，并可VCS/Verdi 仿真和波形查阅。
SystemVerilog语言简介(DOC 26).rar
08-25
SystemVerilog是一种高级的硬件描述语言（HDL），在电子设计自动化领域中广泛用于系统级验证，特别是集成电路（IC）的设计和验证。该语言结合了Verilog的传统功能，并增加了更强大的面向对象编程特性，以及系统级...
基于SystemVerilog的网络处理器验证平台设计.pdf
09-25
该设计使用了VMM架构，采用SystemVerilog语言编写所需的验证组件和功能覆盖率代码，并在设计代码中插入断言（SVA），从而快速、准确地定位出网络处理器在执行过程中发生的错误，并有效地对其进行功能验证。...
SystemVerilog中类型转换$cast的使用
热门推荐
小小黑的博客
04-13 2万+
类型转换$cast 1. $cast做枚举类型转换： 枚举类型的缺省类型为双状态int，可以使用简单的赋值表达式把枚举类型变量的值直接赋值给非枚举变量 如int，但SV不允许在没有进行显示类型转换的情况下把int变量直接赋值给枚举变量。SV要求显式的类型转换的目的在于让你意识到可能的数据越界情况。 typedef enum bit[1:0] {RED=0,BLUE,GREEN} COLOR_E...
UVM中的cast
qq_45446541的博客
07-26 2858
类型转换$cast 1. $cast做枚举类型转换： 枚举类型的缺省类型为双状态int，可以使用简单的赋值表达式把枚举类型变量的值直接赋值给非枚举变量 如int，但SV不允许在没有进行显示类型转换的情况下把int变量直接赋值给枚举变量。SV要求显式的类型转换的目的在于让你意识到可能的数据越界情况。 typedef enum bit[1:0] {RED=0,BLUE,GREEN} COLOR_E; COLOR_E color,c2; int c; initial begin color = BLUE
systemverilog点滴
06-11 773
数据类型 l       合并数组和非合并数组 1）合并数组： 存储方式是连续的，中间没有闲置空间。 例如，32bit的寄存器，可以看成是4个8bit的数据，或者也可以看成是1个32bit的数据。 表示方法： 数组大小和位，必须在变量名前指定，数组大小必须是【msb：lsb】 Bit[3:0] [7:0] bytes   ；   2）二维数组和合并数组识别： 合并数组：
为什么scoreboard收到transaction之后要做类型转换$cast(tr, temp.clone())操作
06-02
在验证环境中，Scoreboard通常用于比较DUT输出和预期输出是否一致，即比较DUT输出的Transaction和预期输出的Transaction是否相同。这里的Transaction通常是通过Monitor从DUT中采集到的。 在进行比较前，需要将两个Transaction进行类型转换，即将DUT输出的Transaction和预期输出的Transaction转换为相同的类型，这样才能进行比较。这里使用`$cast`系统任务进行类型转换，语法如下： ```systemverilog $cast(destination_type, source_expression); ``` 其中，`destination_type`是需要转换的目标数据类型，`source_expression`是需要转换的源表达式。如果源表达式不能转换为目标数据类型，则返回空指针。 具体到Scoreboard中，`$cast`任务用于将DUT输出的Transaction转换为与预期输出的Transaction相同的类型，以便进行比较。这里的`temp.clone()`是将预期输出的Transaction进行复制，以便创建一个与DUT输出的Transaction相同的Transaction对象，然后再使用`$cast`将DUT输出的Transaction转换为与预期输出的Transaction相同的类型。 这样，就可以将DUT输出的Transaction和预期输出的Transaction进行比较，判断它们是否一致。如果一致，则说明DUT输出正确；否则，说明DUT输出错误，需要进行调试。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值