DC综合时遇到的两个问题

最新推荐文章于 2024-07-21 00:00:00 发布
最新推荐文章于 2024-07-21 00:00:00 发布
阅读量9.1k 收藏 22
点赞数 4
文章标签： DC
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zhixielan8819/article/details/80792925
版权
本文介绍了在使用DC综合工具时遇到的两个常见问题及解决方案：1) Error ELAB-366，原因是同一变量在多个always块或block中被驱动，解决方法是避免在不同块中对同一变量赋值；2) verilog 'assign' or 'tran' statements问题，解决方案包括设置verilogout_no_tri=true，使用Set_fix_multiple_port_nets命令处理inout信号和直接相连的输入输出端口，以及通过定义规则和改变名称来处理dont_touch属性的net。
摘要由CSDN通过智能技术生成

1.     Error: /home/stu1/Desktop/DFFR/rtl/dffr1.v:12:Net ‘Q’ or a directlyconnected net is driven by more than one source,and not all drivers arethree-state.(ELAB-366)

解决方案：

  不能在两个

最低0.47元/天 解锁文章
zhixielan8819
关注
DC综合问题总结与修改
baidu_34971492的博客
05-29 1286
assign A=bus data reg[7:0]，这样写 verilog 就会把 bus data reg[7:0]默认为一个无符号数，可是我们的 A 要求是一个有符号数，故就会出现上面列举的 warning，正确的写法应该是 wire signed 7:01A;signed 将一个数定义成有符号数同样当出现 signed to unsigned 这样的 warning后,我们用上面同样的方法进行分析就可以解决了。总的来说就是我们要给一个有符号数的信号赋值，那么我们就应该保证等号两边都是有符号数，
【芯片前端】第一次看DC综合报告时看些什么内容
moon9999的博客
03-12 1万+
前言 最近又要频繁的看DC综合报告，发现之前的东西忘得是差不过了，因此用这篇文章用来做下笔记，记录下第一眼看DC综合报告时看些什么内容。 看那个报告 这是第一次综合完之后的终极问题，我根本不知道应该看那个报告。进行完综合后，就可以在report目录下得到各类综合结果报告，具体有哪些文件这取决于在综合tcl配置中设置了哪些项，比如像我这样设置： report_timing -delay max -max_paths 1 > $timing_report report_timing -delay
verilog语法之generate语句的基本认识
小蒋的博客
12-05 2万+
最近在至芯科技的书上看到的，觉得还行吧，给大家分享一下。 一、为什么学习generate？ 在设计中，很多情况下需要编写很多结构相同但是参数不同的赋值语句或者逻辑语句，如果在参数量很大的的情况下，原本的列举就会显得心有余而力不足。c语言中常用for语句来解决此类问题，verilog则为我们提供了generate语句。 二、generate的基本概念及语法 generate语句的最主要功能就是对mo...
Design Compiler（综合）问题总结分享（一）
qiantianyiqian的博客
06-30 277
A：target_library，即目标工艺库，用于生成工艺相关的门级网表。在Design Compiler的“compile”过程中，根据PPA（性能、功耗、面积）的要求，会选择逻辑门来满足设计功能和时序的要求。A：图中是DW_minmux没有找到，猜测是DesignWare相关的库，没有添加到link_library，如下修改即可。原创链接：https://mp.weixin.qq.com/s/GEIwCRpOktbUj2elA3CGHA。ii.综合的命令，例如group_path一些option等。
ASIC设计学习笔记——使用Design Compiler进行综合
m0_71775106的博客
10-23 3471
综合是ASIC的前端设计中极为重要的步骤，所谓的综合过程，是指将行为级描述的电路、RTL级的电路转换到门级网表的过程。本文介绍使用Synopsys公司的Design Compiler作为工具完成综合的过程。本文给出DC的综合的实际操作过程，作为实战案例，可以帮助初学者快速入门。
能vivado仿真却不能DC综合的错误
weixin_42311069的博客
08-25 2047
写verilog时很随意，只要vivado能仿真通过就不管了，结果到了DC综合，出现了两种error改了好久，，，
DC综合基本概念：端口声明问题，array bus, ELAB-400
weixin_52822919的博客
06-27 1544
DC 综合， ELAB-400, signal 声明
DC综合报告001_levels of logic
IC小鸽的博客
08-31 4983
DC综合报告001_levels of logic 1、levels of logic的含义 Levels of logic指的是同步电路中2个时序reg之间的组合逻辑深度。 一个2选1mux，一个2输入与非门等都表示一级逻辑深度。 在DC综合的dc_shell界面输入命令 report_timing显示的数据路径中，每个器件代表一个逻辑层次。 下图为DC综合的qor报告中的一部分，显示...
如何解决电源常见应用问题(DC_DC定压篇)-综合文档
05-23
不过，依据文档的标题和描述，我们可以围绕"如何解决电源常见应用问题(DC_DC定压篇)"这一主题，探讨DC-DC定压转换器在应用中可能遇到的问题及其解决方案。 DC-DC定压转换器是一种电源管理设备，广泛应用于将一个...
DC110V接口EMC设计标准电路-综合文档
05-23
EMC设计主要包括两个方面：一是电子设备在电磁环境中正常运行的能力（电磁抗扰度），二是电子设备本身在运行时不产生无法接受的电磁干扰（发射）的能力。对于DC110V接口电路，主要涉及到以下几个方面的设计知识点： ...
(82)DC命令---＞(01)DC综合命令
最新发布
2401_84405631的博客
07-21 1972
（a）在IC设计中，设计师使用电路设计工具（如EDA软件）来设计和模拟各种电路，例如逻辑电路、模拟电路、数字信号处理电路等。然后，根据设计电路的规格要求，进行布局设计和布线，确定各个电路元件的位置和连线方式。最后，进行物理设计，考虑电磁兼容性、功耗优化、时序等问题，并生成芯片制造所需的掩膜信息。（b）IC设计是芯片设计的核心部分，它涉及到电路设计、布局设计、物理设计等多个层面，旨在将各种功能电路集成到一个小尺寸的芯片中，以实现高度集成、高性能和低功耗的目标。
（140）DC综合set_max_area设置？
m0_46498597的博客
04-08 235
综合就是把行为级的RTL代码在工艺、面积、时序等约束下转换成对应的门级网表。综合是使用软件的方法来设计硬件，然后将门级电路实现与优化的工作留给综合工具的一种设计方法。它是根据一个系统逻辑功能与性能的要求，在一个包含众多结构、功能、性能均已知的逻辑元件的单元库的支持下，寻找出一个逻辑网络结构的最佳实现方案。即实现在满足设计电路的功能、速度及面积等限制条件下，将行为级描述转化为指定的技术库中单元电路的连接。
DC和VCS中的assign
u012417282的博客
03-25 833
1.在数字前端编写逻辑电路的时候，会经常用到assign来编写敏感电路。使用assign的时候，可能会对后端综合的时候造成一些影响。 parameter CLK=1'b1; always @(posedge clk) begin     if(!ctrl) begin     assign clk_o=clk;     end     else begin     deassig
DC命令总结
y183128184的博客
11-08 7255
一、DC启动文件.synopsys_dc.setup 库相关变量： //库相关变量 set search_path "$search_path ## ##" //设置搜索路径 set target_library "## ##" //设置综合设计库 set link_library "* $target_library ## ##" //设置相关IP库 set symbol_library "## ##"
DC综合脚本中文详细解释
热门推荐
weixin_38407219的博客
04-22 5万+
#script for Design Compiler DC综合编译脚本 #language:TCL 语言说明 #Usage: 使用说明 1)make sure the lib in the current directory 确保设计库在正确的文件夹下 2) if you have the file .synopsys_dc.setup, 用来设置是否定义过dc的启动文件， set synop...
DC入门教程（二）——综合的整体流程
旺旺家族的传说
01-24 4452
DC综合的整体流程（Global View） 1.准备好工艺库，HDL代码，约束文件。 2.启动环境的配置，主要是三大库的配置，target link symbel library。 3.读入设计，是将设计文件转换成DC的中间格式文件，即GTECH格式，读入设计有两种方法： GUI中的read 还有tcl中的analyze&elaborate，这两者基本上是等价的，只是read可读的文件...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值