搭建ADRV9009_ZCU102工程的SDR平台

ADRV9009介绍

	ADRV9009是一款高集成度射频(RF)、捷变收发器，提供双通道发射器和接收器、集成式频率合成器以及数字信号处理功能。这款IC具备多样化的高性能和低功耗组合，以满足3G、4G和5G宏蜂窝时分双工(TDD)基站应用要求。

	接收路径由两个独立的宽带宽、直接变频接收器组成，具有一流的动态范围。该器件还支持用于TDD应用的宽带宽、时间共享观测路径接收器(ORx)。完整的接收子系统拥有自动和手动衰减控制、直流失调校正、正交误差校正(QEC)和数字滤波功能，从而消除了在数字基带中提供这些功能的必要性。还集成了多种辅助功能，比如模数转换器(ADC)、数模转换器(DAC)、用于功率放大器(PA)的通用输入/输出(GPIO)以及RF前端控制。

	除自动增益控制(AGC)之外，ADRV9009还具有灵活的外部增益控制模式，且在动态设置系统级增益方面具有极大的灵活性。

	接收信号通过具有固有抗混叠特性的一组四个高动态范围、连续时间Σ-Δ ADC实现数字化。相比传统的中频(IF)接收器时，直接变频架构组合不会		出现带外镜像混频或缺少混叠，可降低对RF滤波器的要求。

	发射器采用创新的直接变频调制器，可实现高调制精度和极低的噪声。

	观测接收器路径由一个宽带宽、直接变频接收器组成，具有一流的动态范围。

	完全集成的锁相环(PLL)可同时针对发射器(Tx)和接收器(Rx)信号路径提供高性能、低功耗的小数N分频RF频率合成。额外的频率合成器可生成转换器、数字电路和串行接口所需的时钟。多芯片同步机制可同步RF本振(LO)相位和多个ADRV9009芯片之间的基带时钟。同时采取防范措施，以满足高性能基站应用的隔离要求。还集成了所有压控振荡器(VCO)和环路滤波器元件。

	高速JESD204B接口支持最高达12.288 Gbps的通道速率，在最宽带宽模式下实现每发射器两个通道以及每接收器单个通道。该接口还支持针对更低带宽的交错模式，从而将高速数据接口通道总数降至1。还支持两种固定和浮点数据格式。浮点格式使内部AGC对解调器器件不可见。

特点

• 双发射器
• 双接收器
• 双输入共享观察接收器
• 最大接收器带宽：200 MHz
• 最大可调谐发射器合成带宽：450 MHz
• 最大观察接收器带宽：450 MHz
• 全集成的小数 N 射频合成器
• 全集成的时钟合成器
• 适用于射频 LO 和基带时钟的多芯片相位同步
• JESD204B 数据路径接口
• 调谐范围：75 MHz 至 6000 MHz

这是新款的tranceiver，adi提供了使用adrv9009搭配zcu102进行原型验证的平台。这篇文章就讲一下如何去搭建一个完整收发系统，通过使用adi所提供的例程。

搭建例程

1.从adi的github上下载对应版本的hdl

git clone https://github.com/analogdevicesinc/hdl.git

2.切换到对应的板子目录下

3.通过cygwin,使用make进行自动化编译

4.当building adrv9009_zcu102显示OK之后，工程编译完成。此过程耗时很久，需要几个小时，请耐心等待。编译好的工程，已经生成了bit文件与.hdf文件。是可以直接下板测试的。从下面的图片可以看到搭建完成的工程。

资源消耗情况

整体block框图

到这里，工程就搭建完成了，但是有了工程，还远远不够。一个sdr平台想要完整运行起来，需要的东西太多了。
等下一篇博客我们再详细讲解如何操作这个工程，使用代码对adrv9009 ad9528 pl中的所有ip进行配置，以达到基础的收发数据功能。

我建了一个关于FPGA与SDR的QQ交流群，有感兴趣的朋友可以加群，我们一起讨探交流技术，下面是群二维码