RFSOC GEN3 DAC 10G测试

最新推荐文章于 2024-05-31 22:50:46 发布
最新推荐文章于 2024-05-31 22:50:46 发布
阅读量382 收藏 2
点赞数 1
分类专栏： RFSOC 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zhu41/article/details/131943962
版权

本卡基于xilinx RFSOC处理器XCZU47DR，设计的8路AD，8路DA 6U VPX板卡。

Zynq UltraScale+ RFSoC 是一种异构计算架构，包括完整的 Arm 处理子系统、FPGA 架构，以及 RF 信号链中的完整模数可编程性，其不仅可为不同的应用提供一个完整的单片软件定义无线电平台，而且还有助于随着市场动态的发展，生产无线电变体。RFSOC GEN 3的DAC支持最高10G采样率，这里测试一下高采样率下第二奈奎斯特区输出，IP设置如下：

使能debug信息输出

可以看到DAC在8Gbps采样速率可以8个通道同步，这里测试二区

 

 

 

 

 

 

ZYNQRFSOC
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
XILINX RFSoC全面解析（一）——芯片介绍
lightninghenry的博客
09-24 1万+
受限于摩尔定律与安迪-比尔定律的失效，半导体行业不得不另辟蹊径来发展芯片，XILINX公司的UltraScale++ ZYNQ系列的RFSoC芯片就是一款典型的代表，这款芯片将射频ADC、DAC、ARM、FPGA等集于一体。这是目前芯片行业的主流，大家都在做这种异构芯片。为什么要做异构芯片？ 首先非异构的芯片已经快发展到顶了，比如CPU，现在主频上不去了，16核再往上加也很难了，所以你必须重新开辟发展道路。 其次就是异构芯片还挺有市场，很多应用场合都希望小型化低功耗，以前用一块电路板能完成的事情现在最好
CC305 标准RFSOC GEN3 PCIE板卡10G采样率测试
RFSOC的博客
03-27 335
Zynq RFSoC PCIE GEN3 PCIE GEN4
AMD XILINX RFSOC产品说明与选型指南
allfpga的博客
09-25 2683
Zynq UltraScale+ RFSoC 简介，此产品融合了高速高精度的ADC,DAC和FPGA逻辑，射频信号可以直接输入到FPGA器件中，这个架构大大减少了PCB板面积，减少了板级间的通信延迟，降低了产品功耗，优势非常大。
RFSOC47DR-8通道ADC + 8通道DAC PCIe数据处理卡
qq_41643216的博客
04-09 293
该板卡基于 Xilinx 公司 RFSOC 系列芯片，最大提供 8 个 9.8GSPS 14 位 DAC 输出通道与 8 个5GSPS 14 位ADC 输入通道。板卡支持外部 Sync 同步信号输入，外部 Refclk 参考时钟输入和外部Trig 触发信号输入，可以完成多板卡同步输出、同步输出和同步采样功能。
Xilinx RFSOC GEN1 ADC和DAC简单测试
RFSOC的博客
03-20 3181
Xilinx RFSOC GEN1 ADC和DAC简单测试
RFSoC——ZCU208 DAC部分
qq_42098653的博客
10-11 496
RFsoc 射频开发
iperf3 测试100G网卡带宽性能
热门推荐
xiaosheng124的博客
11-27 2万+
iperf3 iperf3 作为iperf 系列网络测试工具新一代工具，开发团队重写代码使之有全新的实现方式，更少的代码量，更加小巧，但这也导致了其与iperf工具前后不兼容，一些命令执行具有差异化，而这些差异在大带宽网卡性能测试时则更加明显，现记录整理以供大家参考。 iperf 带宽性能测试 首先简单说一下iperf性能测试的命令，由于它是C/S 架构，测试时需要先执行Server端命令： iperf -s -i 5 (-s 是开启server端 -i 5是每5s打印一次数据，可以不加) 之后.
RFSoC应用笔记 - RF数据转换器 -07- RFSoC关键配置之RF-DAC内部解析（一）
Vuko_Coding Zone
09-17 1674
每个 RF-DAC 块都包含一个完整的时钟支持结构，带有一个 PLL 和必要的同步逻辑。tile 中的每个 RF-DAC 都有一个高度可配置的 FIFO，允许内部互连逻辑直接高速访问 RF-DAC。某些功能只能在一个 tile 中的 RF-DAC 配对时执行。偶数 RF-DAC 用于 I 数据路径，奇数 RF-DAC 用于 Q 数据路径。一个 tile 的所有可用内置功能和一个 tile 中的每个 RF-DAC 都是用户可编程的。
RFSoC应用笔记 - RF数据转换器 -09- RFSoC关键配置之RF-DAC内部解析（三）
Vuko_Coding Zone
10-10 1648
RFSoC中最重要的部分是射频直采ADC和DAC的配置，因此了解内部相关原理结构可以帮助我们更好理解相关功能配置参数含义。本文参考官方手册，主要对高采样率模式、多频带操作以及IP的数据接口进行介绍。
compose-services:使用Docker Compose部署Gen3
04-01
撰写服务用于实验性公共，小型公共或Gen3堆栈本地开发的Docker-compose设置。 生产使用应使用。介绍此设置将Docker容器用于Postgres，IndexD，Fence，Peregrine，Sheepdog，Windmill（数据门户）和nginx。 和nginx的...
gen3sdk-python:适用于Python的Gen3 SDK
04-13
适用于Python的Gen3 SDK（带CLI） 适用于Python的Gen3软件开发套件（SDK）提供了用于与Gen3公用区进行交互时处理常见任务的类和函数。 它还公开了命令行界面（CLI）。 公用的API可能不胜枚举，因此此SDK / CLI旨在...
gen3.org:gen3.org 的网站
08-04
Gen3.org 描述 Gen3 平台的 Gen3.org 网站。地方发展 # Install hugobrew install hugo# Build site and start Hugo server locallyhugo server -D -b localhost文件具有 Dockerfile，可在干净的环境中更轻松地进行...
SATA specification Revision 3.0 Gold (Gen3 6G)
12-14
This is SATA Serial ATA International Organization: Serial ATA Revision 3.0 27-May-2009 Gold Revision
gen3-字典测试
02-10
数据字典 数据字典为存储在BPA中并由BPA生成的所有数据提供了第一级验证。 JSON模式以YAML语言编写，定义了数据模型中的所有单个实体（节点）。 此外，这些架构定义了节点之间的所有关系（链接）。...
IC开发——VCS基本用法
飞鹤的程序员人生
05-28 874
VCS是编译型verilog仿真器，处理verilog的源码过程如下：VCS先将verilog/systemverilog文件转化为C文件，在linux下编译链接生成可执行文件，在linux下运行simv即可得到仿真结果。VCS使用步骤，先编译verilog源码，再运行可执行文件：编译命令的格式：vcs sourcefile [compile_time_option] （编译选项用来控制编译过程）执行仿真命令格式：./simv [run_time_option]
ZYNQ AXI4 FDMA内存读写
baidu_34971492的博客
05-28 112
如果用过ZYNQ的都知道，要直接操作PS的DDR 通常是DMA 或者VDMA,然而用过XILINX 的DMA IP 和 VDMA IP，总有一种遗憾，那就是不够灵活，还需要对寄存器配置，真是麻烦。对于我们搞 FPGA 的人来说，最喜欢直接了当，直接用FPGA代码搞定。现在XILINX 的总线接口是AXI4总线，那么熟 练自定义AXI4 IP挂到总线上就非常方便了。基于这个目的，定义了一个基于AXI4 FULL MASTER 的IP，暂且取名为FDMA。 ZYNQ 配置 测试代码： 3下板测试
FPGA实现多路并行dds
weixin_42553916的博客
05-22 691
多路并行dds，传统DDS的局限性在于输出频率有限。根据奈奎斯特采样定理，单路DDS的输出频率应小于系统时钟频率的一半。但是在很多地方，要使采样率保持一致，所以，为了提高采样率，可以采样多路并行dds技术，然后并转串输出，提高采样率。假如fs是100MHz，调用4个并行的dds，然后按照顺序将4路并行的dds拼接成一路（并转串），这样就相当于采样率是4*fs,即400MHz采样率下的数据。可以从上式中看出，4路dds的pinc（频率控制字）是一样，差别是在其相位差（poff）DDS0的poff是0；
飞腾+FPGA多U多串全国产工控主机
最新发布
YEYUANGEN的专栏
05-31 480
飞腾多U多串工控主机基于国产化飞腾高性能8核D2000处理器平台的国产自主可控解决方案，搭载国产化固件,支持UOS、银河麒麟等国产操作系统，满足金融系统安全运算需求，实现从硬件、操作系统到应用的完全国产、自主、可控，是国产金融信息安全中控机明星解决方案。
pcie gen1 gen2 gen3 gen4
06-28
而PCIE Gen1、Gen2、Gen3和Gen4则是不同版本的PCIE协议。 PCIE Gen1是PCIE的第一个版本，传输速率为2.5GT/s，也就是每秒可以传输2.5个亿个数据位。PCIE Gen2的速率是Gen1的两倍，为5GT/s。PCIE Gen3的速率是Gen2的...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值