先说问题与结论:
离散化锁相环模型的数学本质是通项收敛于0的常系数递推数列 。
锁相环模型中的环路滤波器是必需的吗?从功能上看环路滤波器是必需的,缺它则无法收敛。
本文参照的文章与书籍主要有:
https://zhuanlan.zhihu.com/p/261075082https://zhuanlan.zhihu.com/p/261075082
杜勇《锁相环技术原理及FPGA实现》
一直以来,笔者困惑于许多介绍锁相环模型的文章。这些文章的数学表述中混杂了时域表达式、p算子、拉普拉斯变换,不够严谨。
在以上引述文章的基础上,笔者略过拉普拉斯变化和Z变换相关推导,直接推导离散锁相环模型的 输入输出关系。相关变量的定义在图中给出。
4式的形式说明,锁相环本质上也可以理解为一个滤波器。 注意到4式是一个系数和为零的递推式,如果作5式的代换,整理得到的6式与4式形式完全相同。(可取k0*k1=1,c1=0.053,c2=0.0011。图片颠倒请谅解。)
7式是一个典型的常系数递推数列,两个特征根均小于1时,其通项收敛于0,也即锁相成功。
进一步讨论环路滤波器的必要性。之所以产生这个困惑是因为载波同步环的鉴相器实现中已经有一个低通滤波器,那么是否还有必要再接一个低通特性的 环路滤波器呢?许多文章提到环路滤波器的作用是平滑处理,这听起来确实有些牵强。事实上,如果没有环路滤波器,相当于c1=1,c2=0。在k0*k1=1时,这将会导致,对于6式,有b(n+1)-b(n)=a(n)-a(n-1)。这意味着输出信号的变化永远在补偿上一样本的相差,无法收敛。如上图所示,输出与输入永远保持一固定相差,也就无法实现锁相了。