hdlbits系列verilog解答（Mux256to1v）-64

---

一、问题描述

本节我们创建一个 4 位宽、256：1 的多路复用器。256 个 4 位输入全部封装到单个 1024 位输入向量中。sel=0 应选择位 in[3:0] ，sel=1 选择位 in[7:4] ，sel=2 选择位 in[11:8] ，以此类推。

模块声明
module top_module(
input [1023:0] in,
input [7:0] sel,
output [3:0] out );

思路：
使用向量索引选取向量中部分位。

---

二、verilog源码

module top_module( 
    input [1023:0] in,
    input [