新建工程
打开Vivado软件,直接在欢迎界面点击Create New Project
,或在开始菜单中选择File - New Project
即可新建工程。
点击Next
输入工程名称和路径。
选择RTL Project
,勾选Do not specify......
(这样可以跳过添加源文件的步骤,源文件可以后面再添加)。
根据自己的开发板选择器件型号,可以直接通过型号进行搜索,例如Basys3开发板上的芯片型号为xc7a35tcpg236-1
。如果不了解或者暂时不写进开发板,可以随便选一个型号,后面需要的时候再修改。
点击Finish
,项目新建完成。
添加Verilog设计文件(Design Source)
在Project Manager
窗口中,选择Source
子窗口,在空白处或任意文件夹上右击,选择Add Sources
。
选择Add or Create Design Sources
,点击Next
。