实验所用板子为altera DE2板子,FPGA为Cyclone II:EP2C35F672C6,quartus版本为13.0
1.实验设计
向512K SRAM中读写数据,用SW[0]为读写判定信号,SW[0] = 1(推上) -> read, 0(推下) -> write
时钟分频:50MHz ->1Hz
数据显示:读取的数据显示在7段线数字屏上
2.SRAM
实验所用板子为altera DE2板子,FPGA为Cyclone II:EP2C35F672C6,quartus版本为13.0
向512K SRAM中读写数据,用SW[0]为读写判定信号,SW[0] = 1(推上) -> read, 0(推下) -> write
时钟分频:50MHz ->1Hz
数据显示:读取的数据显示在7段线数字屏上