B-ICE-EDA/SOPC FPGA创新电子教学实验平台

简介:北京革新创展科技有限公司B-ICE IEELS系列创新教学实验平台目前主推Intel Cyclone IV/V系列,标准配置如下:主机B-ICE-EDA/SOPC,核心板可选GX-SOPC-EP4CE115-M484或GX-SOPC-5CEFA7/A5-5CEBA7/A5-M484,配置USB-Blaster仿真/下载/调试器以及配套软件demo例程资源。

一.IEELS创新电子教学实验平台功能简介
FPGA因其灵活、高效、设计可重用等特性一经推出就成为嵌入式领域中一个新的研究热点。随着FPGA技术的进一步发展,为了满足嵌入式人才的培养和教学需求,北京革新创展科技有限公司推出了——B-ICE-EDA/SOPC-IEELS创新电子教学实验系统平台。
IEELS平台传承并发展了EDA/SOPC系列的多项经典设计,包括支持μC/OS II、μClinux嵌入式操作系统、提供丰富硬件接口资源,采用“核心板+…+核心板+平台主板”的自主叠层结构,以及为了提高系统灵活性而设计了多种独具特色的扩展模块; IEELS平台不仅传承了EDA/SOPC系列的一贯优势,而且更加关注成本,超值的性价比使IEELS平台产品显得更加平易近人。
革新科技IEELS平台集多功能于一体,充分满足EDA、SOPC、ARM、DSP、单片机相互结合的实验教学,是电子系统设计创新实验室、嵌入式系统实验室、科研开发最理想的选择,同时也可作为嵌入式电子系统设计、培训及大赛的实训平台。
二.IEELS适用范围及应用领域
革新科技IEELS平台专为电子系统级设计、EDA基础教学、嵌入式软硬件设计,IP CORE开发与验证(包括8/16/32位CPU处理器设计)、DSP图像/通讯创新开发设计……适用于计算机科学、微电子、音视频与多媒体教学、通信、信息技术与仪器仪表、电子工程、机电一体化、自动化等相关专业的本科生、研究生、博士生及全国相关各科研院所。
三.IEELS平台硬件资源
● 主板采用6层板工业级标准精心设计,经过严格的EMI及信号完整性系统测试,确保主板高可靠、高速度
● 4X64Pin核心模块扩展接口:可实现SOPC、多核MPSOC、8/16/32位单片机…核心板叠加扩展
● IIC EEPROM/复位电路接口模块:板级3.3V工作电压
● 1路单脉冲正极性信号输出,1路单脉冲负极性信号输出:板级3.3V工作电压
● 1路8位高速并行PAR总线ADC,速度为50Msps,可选配8位75Msps ADC
● 2路8位高速并行PAR总线DAC,速度为125Msps
● PS接键盘/鼠标接口模块
● RS232接口模块
● IRDA红外通讯接口模块
● USB2.0 /UART接口模块
● RS485接口模块
● VGA接口模块
● 音频功放接口模块
● 1路扬声器接口模块
● 1路蜂鸣器接口模块
● 4相步进电机接口模块
● 直流电机接口模块
● SD卡接口模块
● CF卡接口模块
● 4X4手机式键盘阵列接口模块
● 2x8 共

  • 3
    点赞
  • 2
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在QuartusII 中用原理图输入法设计较复杂数字系统 11 1-10. 用QuartusII 设计正弦信号发生器 13 1-11. 8 位16 进制频率计设计 16 1-12. 序列检测器设计 16 1-13. VHDL 状态机A/D 采样控制电路实现 18 1-14. 数据采集电路和简易存储示波器设计 19 1-15. 比较器和D/A 器件实现A/D 转换功能的电路设计 20 1-16 移位相加硬件乘法器设计 24 1-17 采用流水线技术设计高速数字相关器 24 1-18 线性反馈移位寄存器设计 25 1-19 乐曲硬件演奏电路设计 28 1-20 乒乓球游戏电路设计 32 1-21 循环冗余校验(CRC)模块设计 33 1-22. FPGA 步进电机细分驱动控制设计(电子设计竞赛赛题) 34 1-23. FPGA 直流电机PWM 控制实验 35 1-24. VGA 彩条信号显示控制器设计 37 1-25. VGA 图像显示控制器设计 37 1-26. 清华大学学生基于GW48PK2 系统VGA 图像显示控制器设计示例5 则 38 1-27. 直接数字式频率合成器(DDS)设计实验(电子设计竞赛赛题) 39 1-28. 嵌入式锁相环PLL 应用实验 41 1-29. 使用嵌入式锁相环的DDS 设计实验(200MHz 超高速 DAC 的PLL 测试 42 1-30. 基于DDS 的数字移相信号发生器设计(电子设计竞赛赛题) 45 1-31. 采用超高速A/D 的存储示波器设计(含PLL,电子设计竞赛赛题) 46 1-32. 信号采集与频谱分析电路设计(电子设计竞赛赛题) 46 1-33. 等精度数字频率/相位测试仪设计实验(电子设计竞赛赛题) 48 1-34. FPGA 与单片机联合开发之isp 单片机编程方法 49 1-35. 测相仪设计(电子设计竞赛赛题) 50 1-36. PS/2 键盘鼠标控制电子琴模块设计 50 1-37. PS/2 鼠标与VGA 控制显示游戏模块设计 50 1-38. FPGA_单片机_PC 机双向通信测频模块设计 50 1-39. 10 路逻辑分析仪设计(电子设计竞赛赛题) 51 1-40. IP 核:数控振荡器NCO 应用设计 52 1-41. IP 核:FIR 数字滤波器应用设计 53 1-42. IP 核:FFT 应用设计 53 1-43. IP 核:CSC VGA 至电视色制互转模块应用设计 54 1-44. IP 核:嵌入式逻辑分析仪SignalTapII 调用 55 1-45. USB 与FPGA 通信实验 56 第二章 SOPC/EDA 设计实验I - 56 2-1 用逻辑锁定优化技术设计流水线乘法器实验 57 2-2 用逻辑锁定优化技术设计16 阶数字滤波器实验 59 2-3 基于DSP Builder 的FIR 数字滤波器设计实验 60 2-4 基于DSP Builder 的IIR 数字滤波器设计实验 60 2-5 基于DSP Builder 的DDS 与数字移相信号发生器设计实验 62 2-6 m 序列伪随机序列发生器设计实验 63 2-7 巴克码检出器设计实验 65 2-8 RS 码编码器设计实验 65 2-9 正交幅度调制与解调模型设计实验 67 第三章 SOPC/EDA 设计实验II 67 3-1 基于MATLAB/DSP Builder DSP 可控正弦信号发生器设计 72 3-2 32 位软核嵌入式处理器系统Nios 开发实验 73 3-3 设计一个简单的SOPC 系统 74 3-4 简单测控系统串口接收程序设计 74 3-5 GSM短信模块程序设计 75 3-6 基于SOPC 的秒表程序设计 77 3-7 Nios Avalon Slave 外设(PWM 模块)设计 78 3-8 Nios Avalon Slave 外设(数码管动态扫描显示模块)设计 79 3-15 DMA 应用和俄罗斯方块游戏设计 79 第四章 SOPC/EDA 设计实验III ( NiosII 系统设计 ) 79 4-1、建立NIOSII 嵌入式处理器硬件系统 87 4-2、NIOSII 软件设计与运行流程 94 4-3、加入用户自定义组件设计 100 4-4、加入用户自定义指令设计 103 4-5、FLASH 编程下载 104 4-6、设计DSP 处理器功能系统 104 4-7、AM 调制电路设计 105 第五章 液晶接口实验 105 5-1 GDM12864A 液晶显示模块接口开发 111 5-2 HS162-4 液晶显示模块与单片机的接口 114 5-3 G240-128A 液晶显示模块的接口 115 第六章 8051/89C51 CPU 核及片上系统设计实验 115 6-1 基本CPU 软硬件设计 122 6-2 8051/89C51 单片机核,等精度频率计与液晶显示实验 123 6-3 8051/89C51 单片机核,等精度频率计与数码管显示实验 124 第七章 模拟EDA 实验 124 7-1 模拟EDA 实验及其设计软件使用向导(PAC _Designer 使用) 124 7-2 基于ispPAC80 的5 阶精密低通滤波器设计 126 7-3 基于ispPAC10 的直流增益为9 的放大器设计 129 附录:GW48 EDA/SOPC 主系统使用说明 129 第一节:GW48 教学系统原理与使用介绍, 132 第二节:实验电路结构图 137 第三节:超高速A/D、D/A 板GW-ADDA 说明 138 第四节:步进电机和直流电机使用说明 138 第五节:SOPC 适配板使用说明 139 第六节:GWDVPB 电子设计竞赛应用板使用说明
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值