数字流程中添加PAD流程总结

本文总结了在数字流程中添加PAD的经验,包括PAD的分类、定义和在verilog中的例化方法。通过与前端工程师沟通确定管脚需求,利用VCS综合生成网表,并在encounter中导入设计,注意添加FAB IO库。通过优化设计和坐标定位,确保PAD的正确布局。
摘要由CSDN通过智能技术生成

想写这个内容大概是在半个月之前吧,苦于没有比较系统的介绍PAD的放置的教程,一直在到处收集摸索,现在把自己的经验大致总结一下:

首先阐明一点,这次放置的PAD只是应项目需要,在芯片外面添加一些备用的框框给后端使用,因此具体到手动添加时,不知道会不会有什么问题(~。~)

1.首先,可以将PAD分为两类,一种是类似VDD/GND/CORNER之类的全局PAD,这种需要在综合之后手动添加到产生的网表中,一种是需要自己去在前端例化的PAD,如输出PAD_OUT,这些可以跟前段工程师进行讨论

2.对于PAD,这个定义,有的人把它定义为芯片外接的金属,我把它暂时考虑为instance,方便理解。

3.所有关于PAD的结构,选择,适用类型,datasheet等内容,都可以在fab提供的doc文件中找到,此处不再赘述啦~


下面就是在放置PAD的时候的流程了:

1.与前端工程师沟通,大致了解需要在芯片设置的管脚数目和位置,根据以上对PAD的分类在综合之前的verilog中添加例化,例如:

...

module sample(in,out); //芯片core

input in;

output out;

endmodule


module top(in_top,out_top);//在顶层文件中例化,添加PAD

BT3320_PM_A PAD_in(.PAD(in),.Z(in_top));//选择合适的PAD结构和类型,例化需要的管脚即可

...

可以看到,

评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值