FPGA引脚功能定义解释

于 2023-12-27 15:45:24 发布
阅读量711 收藏 10
点赞数 10
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/2301_77388053/article/details/135247987
版权

FPGA引脚功能定义解释

不同Bank供电方式

注意：LVDS引脚需要电压为2.5V，并接100欧姆电阻
参考文章：

QuartusII中FPGA管脚的分配策略.docx-原创力文档 (book118.com)

[FPGA_IO Bank供电方案 - 容程锦华 - 博客园 (cnblogs.com)](https://www.cnblogs.com/rongchengjinhua/p/16165968.html#:~:text=同一个Bank中的所有IO供电相同，各个Bank的IO供电都可以不同，IO供电支持1.2V、1.5V、1.8V、2.5V、3.0V、3.3V多种电平标准。 具体的可根据该Bank上的IO功能确定 如某个IO Bank上连接的是DDR2存储器，则该IO,Bank的供电要求为1.8V。 若某IO Bank被确定为使用LVDS功能，则该IO Bank的供电需要被配置为2.5V。)

xsy716
关注
  • 10
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
quartus II FPGA 引脚电平设置
weixin_41155462的博客
06-22 8600
1. 当所有的未使用的PIN设置位输出接地时： 主要指：所有的IC PIN，包括已经定义了输入或者输出的PIN，但是没有实际的信号进出（即未使用），测试为0v。 反面讲，使用的PIN，是指实际定义并在逻辑里使用这个信号，且有实际负载的才算。否则就算定义了，如果没有实际使用也是未使用。 2. 当所有的未使用的PIN设置为三态输入： 3. 如果在PIN PLANNER中定义了输入弱上拉，那么未使用时测试为高电平。其余PIN受set the unused pins as "inputs tri-st.
FPGA学习笔记(一)__电平知识
Crazzy_M的博客
07-26 5468
电平知识 概述： 数字系统之间如果需要通信，就必须遵循相同的双阈值判定标准(什么条件时为1，什么条件时为0)。 1.TTL TTL(Transistor-Transistor Logic)，这种接口电平标准是基于三极管结构的数字系统之间。 ...
FPGA管脚约束之电平标准
最新发布
dalingertong的博客
11-15 3252
对FPGA的管脚进行约束的时候，常常看到这样的电平标准，例如LVCOM18，LVCOS25，LVDS，LVDS25等等，其实这些都是一系列的电平标准。针对数字电路而言，数字电路表示电平的只有1和0两个状态，在实际的电路中，需要约定什么样的电压为1，什么样的电压为0。数字电路中的双阈值是这样定义的，例如TTL接口电平标准：对于输出端，状态1的电压要求为大于等于2.4V，状态0的电压要求为小于等于0.5V；对于输入端，状态1的判定要求为大于等于2.0V，状态0的判定要求为小于等于0.8V；
FPGA引脚功能说明与分析
weixin_44077714的博客
05-13 7866
FPGA引脚功能说明与分析 FPGA有很多个引脚，大多数为用户的IO口，有少量的IO作为特殊功能使用，下面以EP4CE10E22C8N芯片为例。 VCCINT： 供电引脚。内核电压1.2V/5%，负责给内部逻辑阵列电源引脚供电 VCCIO： IO口供电电压，共有8个块，每个块的供电电压可以不一样，支持所有IO口输入输出标准 GND： 供电负极。器件所有的GND引脚应该连接到板子地 GNDA： PLL锁相环的地，需要与GND相连。 VREFB： 参考电压引脚供电。给每个块输入参考电压，如果某个块使用输入参考电
FPGA-常用电平标准介绍、LVDS供电注意事项
Bellwen的博客
08-25 1142
电平标准注意事项笔记总结，方便后续项目开发中的细节处理。
Xilinx FPGA 引脚功能详细介绍
08-02
Xilinx FPGA 引脚功能详细介绍,讲解了xilinx的fpga 管脚的一般性定义，像通用IO，专用配置芯片等等
Altera FPGA 引脚定义
07-03
Altera FPGA 引脚中文解释说明，同样适用于其他型号器件
FPGA 芯片管脚功能图 LTC6905
04-27
对于FPGA芯片来说，管脚功能图提供了每个引脚的具体用途，如电源、接地、输入、输出、时钟、配置接口等。通过这个图，工程师可以知道如何正确连接外部电路，确保FPGA能与系统其他部分协同工作。LTC6905的管脚功能图...
Xilinx-FPGA-引脚功能详细介绍.doc
09-18
Xilinx-FPGA-引脚功能详细介绍,做xilinx FPGA设计的朋友可以下载参考
FPGA EP4CE15引脚定义
10-11
FPGA EP4CE15引脚定义手册，不必多说，我想你懂的
FPGA常用电平标准以及LVDS注意事项
weixin_47422285的博客
07-12 3480
当外部输入LVPECL电平时，而FPGA是LVDS时，需要硬件使用电阻网络将LVPECL电平转换为LVDS电平；TTL：+5V/+3.3V为高电平，0为低电平，用三极管单端输出（串口模块：USB转TTL），大多几十兆。CMOS：MOS管单端输出，功耗低，反转快。单端：信号由一根导线输出，+5V/+3.3V为高电平，0为低电平。LVDS：低压差分信号，理论上最高频率2Ghz，大多几百兆。LVPECL：高速差分，PECL差值更大，抗干扰能力更强。差分：信号由两根导线输出，抗干扰能力强。
zynq以太网官网例子调试
wuzhouqingcy的博客
06-20 1万+
小问题，弄了三四天，终于弄好了，记录下。主要是三个问题1 引脚的bank1的LVCMOS的电压不是1.8v2 以太网的52、53端口没选，看文档不知道怎么选，视频里才有3 ip地址修改不了都是小问题，但在解决的过程中太揪心了，感觉实现一个算法也就一个星期而已哎。。。。。不过在解决问题的过程中不断的新建工程，对soc开发的步骤已经非常熟了，看来放弃之前再坚持会，终会解决的。看图首先是bank1不是1...
【Xilinx Kintex-7 & Virtex-7 LVDS bank电压】
hcoolabc的博客
10-30 1518
Xilinx的7系列FPGA有两种IO Bank：HP（High Performace）和HR（High Range）。HP（high-performance）I/O banks的设计目的是为了获取更高的Memory及chip-to-chip间的传输速率；HR（high-range）I/O banks的设计目的是为了更宽的I/O电平标准。两种BANK的IO口电压不同,其中HR I/O Banks的VCCO电压最大为3.3V,HP I/O banks的VCCO电压最大为1.8V。
Xilinx 7系FPGA LVDS使用要注意了，供电不能搞错
HackEle的博客
08-24 4945
源|https://blog.csdn.net/lxm920714/article/details/107942572最近新做了一块板子，用到Spartan 7芯片对前级视频源叠加OSD菜单，前级会将HMDI转成LVDS送给FPGA处理，在原理图设计阶段没有仔细阅读fpga手册，导致LVDS BANK供电错误，应该接2.5V，实际接3.3V，且BANK供电没有用磁珠隔开，整板3.3V铺在一个平面，...
FPGA实战演练逻辑篇——FPGA板级设计五要素
FPGA萌新的博客
08-01 903
第一次写博客，排版也不太会，见谅！ 一、 电源电路 电源电路分为三部分包括： 核心电压、I/O电压、辅助电压 1.核心电压 一般为固定值 2.IO电压 IO引脚工作所需参考电压 FPGA的IO分为多个bank，每一个板块的IO引脚电压相同，不同bank电压可以不同 3.辅助...
零基础学FPGA（七）：Altera FPGA管脚简述
千歌叹尽执夏的博客
12-12 4690
同上一篇文章[术语：Xilinx及Altera FPGA 配置名词区分]，本篇文章也是短文，简述Altera FPGA芯片的管脚，供FPGA同行快速查阅信息。如果需要细入研究，可以网上检索看看，文章很多，写的也很详细。也可以参考官方配置文档（其实网上很多文章都是翻译官方文档，要想深入研究建议多看官方文档）
FPGA(一)：FPGA结合AD7606采集外部直流电压（电压观测器）
m0_60690718的博客
10-17 788
本文会说明本人在调试AD7606结合FPGA时遇到的问题，以及重要的步骤。
FPGA引脚简介
热门推荐
撒哈拉的绿洲
09-07 2万+
一、 FPGA的硬件结构 这里说的硬件结构主要从FPGA的引脚功能方面描述，FPGA内部的电路逻辑暂不讨论。 FPGA的引脚大致可以分为三类：功能引脚、IO引脚、电源和接地引脚。 1. 功能引脚 FPGA的功能引脚包含了FPGA配置程序加载、FPGA配置模式选择、状态及错误提示、JTAG调试等等。 DCLK、DATA0、NCONFIG、CONF_DONE这几个引脚是配置FPGA所必须的，DATA1~DATA7可以用作其他功能，INIT_DONE可以不使用。TDI、TDO、TMS、TCK四个脚是
关于Xilinx、复旦微 7系列 FPGA “Init_B”引脚的深入探讨
shizhibuyi1234的博客
03-31 1万+
这两年项目上提国产化的越来越非常严格，尤其是今年，军工项目更加特殊，总体单位直接提百分百纯国产化。这百分百国产化器件中，有外资控股的企业不能选，企业家是外籍华人的不能选。像思瑞浦之类的。直接又把百分之八十的国产化企业淘汰了。 最近项目上用到了复旦微的FPGA，之前也没有用过复旦微的产品，只知道复旦微的产品大都是正向抄袭的Xilinx，然后就开始踩坑。 这次遇到的问题是，一部分板子有大概率问题不能正常加载程序。最后定位问题是DC-DC的3.3V出的非常缓慢，大概20ms左右才能达到3.3V的水平。那这样会
EPM7218主要引脚定义及功能
05-11
下面是EPM7218主要引脚定义及功能的列表： 1. VCCIO：IO电源电压，通常为3.3V或2.5V。 2. GND：地。 3. DIN：串行数据输入。 4. DOUT：串行数据输出。 5. SCLK：串行时钟输入。 6. nCS：芯片选择输入，低电平...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值