FPGA_简单工程_流水灯&EG4S20

  一 新建工程

二 新建文件

三 编写代码

1.1编写代码 

需分析用户手册，板卡资源，工程目的，工程底层原理。

信号波形，时序与组合逻辑，最后编写代码。

1.2 修改报错

module water_led(

input clk_24M,
output reg [15:0] led
);

reg [25:0] count;

always @ (posedge clk_24M) begin   
    if (count == 25'd12_000_000) begin   
        count <=0;
        if (led == 0)
            begin 
                 led<=16'hfffe;
            end 
        else
            begin
                 led[15:1]<=led[14:0];
            end
       end
       else begin  
            count <=count+1;
       end
end

endmodule

四 添加管脚约束

对照用户资源配置手册进行配置。

五 综合实现

六 dowmload

注意添加bit