锁相环（Phase-Locked Loop，简称 PLL）

锁相环（Phase-Locked Loop，简称 PLL）是一种反馈控制系统，广泛应用于电子通信和信号处理领域。PLL 的主要功能是通过调整输出信号的频率和相位，使其与参考信号保持同步。它在许多应用中用于生成高精度、稳定的时钟信号，并且可以用于频率合成、调制解调、抖动消除等。

锁相环的基本组成

一个典型的 PLL 由以下几个部分组成：

1. 压控振荡器 (VCO, Voltage-Controlled Oscillator)：

   • VCO 是 PLL 的核心组件之一，它根据输入的控制电压产生一定频率的振荡信号。
   • 控制电压的变化会导致输出频率的变化，从而实现对频率的精确控制。

2. 相位比较器 (Phase Detector 或 Phase Frequency Detector, PFD)：

   • 相位比较器接收两个输入信号：一个是 VCO 输出的反馈信号，另一个是外部提供的参考信号。
   • 它检测这两个信号之间的相位差，并输出一个误差电压，表示相位差异的程度。

3. 环路滤波器 (Loop Filter)：

   • 环路滤波器平滑来自相位比较器的误差电压信号，去除高频噪声，确保只有低频成分传递给 VCO。
   • 它决定了 PLL 的响应速度和稳定性。

4. 分频器 (Divider)：

   • 分频器将 VCO 输出的高频信号分频到较低的频率，以便与参考信号进行比较。
   • 这样可以通过改变分频比来实现频率合成，即从一个固定的参考频率生成多个不同的输出频率。

工作原理

PLL 的工作原理基于负反馈机制：

• 初始状态：当系统启动时，VCO 输出的频率与参考频率不同步。
• 锁定过程：相位比较器检测到这种差异并输出误差电压，经过环路滤波器后施加到 VCO 上，使 VCO 调整其输出频率。
• 稳定状态：随着 VCO 频率逐渐接近参考频率，误差电压减小，直到两者完全同步，此时 PLL 达到“锁定”状态。
• 持续监控：即使在锁定状态下，PLL 也会不断监测相位差，并微调 VCO 输出以维持同步。

应用场景

1. 频率合成：

   • 使用 PLL 可以从一个稳定的低频参考源生成多个倍频或分频后的高频时钟信号。
   • 例如，在 STM32 中，PLL 经常用来从 HSE（外部高速晶振）或 HSI（内部高速振荡器）生成更高的系统时钟频率（如 72 MHz 或更高）。

2. 时钟恢复：

   • 在数据传输中，PLL 可用于从接收到的数据流中提取出时钟信号，确保发送端和接收端的时钟同步。

3. 抖动抑制：

   • PLL 可以过滤掉输入信号中的短期频率波动（抖动），提供更干净的输出时钟。

4. 调制解调：

   • 在无线通信系统中，PLL 常用于实现频率调制和解调，确保发射和接收频率的一致性。