Chapter 6 MOSFET Operation
前面铺垫了这么久, 终于开始讲MOS管的工作原理和特性了
积累型 Accumlation, 耗尽型 Depletion, 强反型 Strong Inversion
也就是Vgs < 0, 0<Vgs< Vth, Vgs>Vth
The Threshold Voltage
$$
V_{th}=V_{thn0}+\gamma(\sqrt{\left| 2V_{fp} \right|+V_{SB}}-\sqrt{\left| 2V_{fp} \right|})
$$
对于NMOS, Source = N, Body =P (通常是GND or Source ), 记住 VSB 增加, Vthn增加就行了, 这就是Body Effect.
对于PMOS, Source = P, Body =N (通常是VDD or Source), VBS 增加, Vthp增加, 这是Body Effect
所以这就是为什么对于low-Vth 的场景, 我们需要local tie, 也就是把Body和Source接到一起的原因, 为了降低threshold Voltage
IV Charactertics of MOSFETS
In Cadence MOSFET Region
0 ... Cutoff
1 ... linear
2 ... saturation
3 ... subthreshold
4 ... breakdown
The linear or triode region 在线性区
对于NMOS: Vgs>=Vthn, Vds<=Vgs-Vthn
$$
I_{D}=\mu_{n}C_{ox}\frac{W}{L}[(V_{GS}-V_{THN})V_{DS}-\frac{V^{2}_{DS}}{2}]
$$
对于PMOS: Vsg>=Vthp, Vsd<=Vsg-Vthp
$$
I_{D}=\mu_{p}C_{ox}\frac{W}{L}[(V_{SG}-V_{THP})V_{SD}-\frac{V^{2}_{SD}}{2}]
$$
The Saturation region 饱和区
对于NMOS: Vgs>Vthn, Vds>Vgs-Vthn
$$
I_{D}=\mu_{n}C_{ox}\frac{W}{L}(V_{GS}-V_{THN})^2[1+\lambda(V_{DS}-V_{DS,sat})]
$$
$$
V_{dsat}=V_{GS}-V_{THN}
$$
对于PMOS: Vsg>Vthp, Vsd>Vsg-Vthp
$$
I_{D}=\mu_{p}C_{ox}\frac{W}{L}(V_{SG}-V_{THP})^2[1+\lambda(V_{SD}-V_{SD,sat})]
$$
后面的lamda一项称为Channel Length Modulation, 也就是当VDS过大时, 沟道lengh会变小, 导致Ids变大, 这在模拟电路设计中电流精度的匹配尤其重要!
$$
\lambda\propto \frac{1}{L}
$$
The Subthreshould region 亚阈值区
对于NMOS: Vgs<Vthn, MOS管像一个BJT, Ids电流随着Vgs指数变化, 但是没有BJT那样大, 所以gm没有BJT大, 但是比饱和区要大
$$
I_{D}=I_{D0}\frac{W}{L}e^{\frac{(V_{GS}-V_{thn})}{nkT/q}}
$$
kT/q=26mV at room temperature, n = 1 - 1.3
Short-Channel MOSFET s
短沟道效应:
Id vs Vgs不再是平方关系, 而是线性关系了
$$
I_{D}\propto V_{GS}
$$
NBTI (Negative Bias Temperature Instability)
在PMOS中, Vsg > 0, 会造成Vth飘逸. 尤其在做HAST时, 如果输入对管采用PMOS, Vsg又有很大偏差, 会造成 Vth偏差, 造成比较器或者Op-amp的Offset变大, 不满足性能指标.对于精细比较器一定要做处理, 比如在EN=0 时, 把Gate 都tie到VDD. NMOS的NBTI不显著.
DIBL (Drain-Induced Barrier Lowering)
Dibble 效应是指 Vds加压会导致Vth降低
Chapter 7 CMOS Fabrication
annealing at high temperature: 高温退火
slurry: 泥浆