模拟CMOS
- 衬底噪声：由于相邻的电阻互相注入电流而产生的衬底噪声。解决方法：在两个电阻之间加入一个P+注入区（作为P衬底晶圆的衬底接触）。P+注入区保护电路免受载流子的影响，由于注入区是一个环形，所以成为保护环。
-
共质心版图
共质心（共同的中心）版图有助于改善两电阻之间的匹配性能（代价是两元件之间具有不均匀的寄生特性），另外，共质心也能改善MOS和电容的匹配性能。
3.MOS电容
- 堆积 （VGS<<Vth）
当VGS<0，来自衬底移动的空穴被吸引（堆积）到栅氧层的下方。当MOS管处于堆积区时，栅极到地的电容Cgb的主体部分经过了衬底的大寄生电阻。为了让MOS工作在吃工作区，需要在栅氧化层周围有足够的衬底连接（以减少寄生衬底电阻）。从栅极到gnd之间的电容之和为：
C
G
S
+
C
G
B
+
C
G
D
=
C
o
x
C_{GS}+C_{GB}+C_{GD}=C_{ox}
CGS+CGB+CGD=Cox
-
耗尽 (VGS<VTH)
当VGS<Vth（大约小于100mV），此时VGS不够负，不能吸引大量的空穴到栅氧层的下方，同时也不能足够正，无法吸引大量的电子。此时的栅极下方的硅表面被称作近耗尽（自由电子和空穴被耗尽），观察下图，当
VGS从某个负电压开始上升，栅极下方的空穴将会被替代，只留下不能移动的受主离子提供一个负电荷。随着VGS的增加，栅氧层下方感应的n沟道和三级之间将存在一个电容。同时在耗尽沟道和衬底之间还会存在一个耗尽电容。栅极和源极/漏极的电容只是覆盖电容，而栅极和衬底之间的电容是由氧化层电容和耗尽层电容串联而成的。下图中的耗尽电容式由n沟道和衬底之间形成的。由于氧化层下方的表面不是重n+区，所以工作在这个区的MOS被称为弱反型区或者亚阈值区
-
强反型区 (VGS>>vth)
当VGS>>Vthn时，大量的电子被吸引到栅极下方，此时栅氧化层表面称为反型，即不再是P型了。当需要一个电容时，可以最好时MOS工作在强反型区，被吸引之栅氧化层下方的电子将漏极和源极短接在一起形成电容的低电阻底板（常将源漏相连来讲MOS做电容）。
耗尽型器件（负的阈值电压，阈值电压等于0时，器件导通）
增强型器件（正的阈值电压，VGS=0时，器件截止）
4.MOSFET的I/V特性
-
线性区（Vgs>Vth,Vds<Vgs-Vth）
由于Vgs>Vth,所以在栅氧化层下的表面会反型，因为Vds>0,所以有漂流电流从漏端流向源端。
I
D
=
β
×
[
(
V
G
S
−
V
T
H
)
2
V
D
S
−
V
D
S
2
2
]
,
β
=
k
μ
C
o
x
W
/
L
I_D=β \times [(V_{GS}-V_{TH})^2V_{DS}-\frac{V_{DS}^2}{2}] , β=kμC_{ox}W/L
ID=β×[(VGS−VTH)2VDS−2VDS2],β=kμCoxW/L
-
饱和区（Vgs>Vth,Vds>Vgs-Vth）
当Vds=Vgs-Vth时，栅电极下方（漏极与沟道的汇合处）沟道中的反型电荷为零，这个漏端和源端之间的电压被称为Vds,sat=(Vgs-Vth),它表明沟道在漏端和沟道交界处被夹断。增加Vds并超过Vds,sat,会将固定电荷吸引至漏端，从而使得沟道中紧临漏端的电荷被耗尽。继续增加并不会使漏端电流继续增加（由于沟道长度调制效应会使漏端电流随着漏端电压增加而增加）
I D = 1 2 β （ V G S − V T H ） 2 ( 1 + λ V D S ) , λ = 1 L d X d V D S I_D=\frac {1}{2} β（V_{GS}-V_{TH}）^2(1+λV_{DS}) ,λ=\frac {1}{L}\frac {dX}{dV_{DS}} ID=21β（VGS−VTH）2(1+λVDS),λ=L1dVDSdX
迁移率会随着Vds变化而变化，
- 饱和区中的Cgs计算：
C g s = 2 W L C o x 3 , C o x = E o x t o x C_{gs}=\frac {2WLC_{ox}}{3} ,C_{ox}=\frac {E_{ox}}{t_{ox}} Cgs=32WLCox,Cox=toxEox
- 饱和区中的Cgs计算：
-
沟道长度调制效应和体效应效应
沟道长度调制效应：当栅和漏端之间的电压差减小时，实际的反型沟道长度在减小，这称为沟道长度调制效应。
体效应：当 V S B V_{SB} VSB开始增加时，阈值电压也开始增加，这被称为体效应。电子从沟道中被吸引到了 V S B V_{SB} VSB的正端，为了保持表面反型，必须要在mosfet上施加一个更大的 V G S V_{GS} VGS。于是从沟道中获取电子带来的效果就是MOSFET的阈值电压增加了。
- 亚阈值电流（ V G S < V T H ， 小 于 大 概 200 m V 以 内 V_{GS}<V_{TH}，小于大概200mV以内 VGS<VTH，小于大概200mV以内）
MOS并非完全关闭，而是会有一个非常小的漏电流存在，该电流被称为亚阈值电流。当MOS管工作在这个弱反型区区域，也称工作在亚阈值区。**困扰工作在亚阈值区的·电路主要是匹配、噪声、带宽。**例如：由于漏电流和栅源电压呈现指数关系，这些电压的任何不匹配都会引起漏电流的大变化。
I
D
=
I
D
0
×
W
L
e
q
(
V
G
S
V
t
h
)
/
(
n
K
T
)
I_D=I_{D0} \times \frac{W}{L} e^{q(V_{GS}V_{th})/(nK_T)}
ID=ID0×LWeq(VGSVth)/(nKT)
短沟道MOSFET(L<1μm)
- 载流子速度饱和：在MOSFET沟道与漏端之间的载流子速度会达到饱和。
- 速度过冲：在尺寸非常小的器件中，在漏端附近漂移的一些载流子能获得比平衡条件下载流子的热能大的多的能量。这些载流子被称为热载流子。热载流子的散射不在被局域化，这允许它们有着比上面迁移率更高的迁移率。载流子的速度可以超过上图所示的饱和速度。这种效应称为速度过冲，它能提高MOSFET的速度和跨导（有益），但是热载流子也能隧穿栅氧化物引起栅电流或被栅氧化物俘获，结果是改变了MOSFET的阈值电压，同时热载流子还能引起碰撞电离（雪崩倍增：当反偏的PN结中电场变得非常大时，载流子被加速至能够从晶格中撞出更多的电子—空穴对，这将导致二极管电流的增加。这一附加电流的产生被称为雪崩倍增。）
MOS缩比
- MOSFET的沟道长度可以用按比例缩小（缩比）理论描述。缩比参数S<1,
V D D ′ = V D D × S VDD'=VDD \times S VDD′=VDD×S
L ′ = L × S L'=L \times S L′=L×S
W ′ = W × S W'=W \times S W′=W×S
- 缩比的好处：
- 更小的器件尺寸，从而减少了芯片面积
- 更低的栅延迟，允许器件在更高的频率下工作
- 降低功耗（降低了电压电压）
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-pHIPtxSM-1599879428886)(https://i.loli.net/2020/09/05/TEV4rHZebzBmun8.png)]
短沟道效应
当电场强度达到一定值时，速度将达到饱和值，也就是说速度不在随电场的增加而增大。电子的漂移速度与施加的电场的比值就是电子的迁移率：
μ
n
=
v
E
μ_n=\frac{v}{E}
μn=Ev
超过临界电场，迁移率开始减小，工作在饱和区（栅氧化层下方的短沟道交界处的电荷量为零，并且沟道被夹断）时短沟道MSOFET的漏电流变化：
I
D
=
W
v
s
a
t
C
o
x
′
(
V
G
S
−
V
T
H
−
V
D
S
,
s
a
t
)
I_D=Wv_{sat}C'_{ox}(V_{GS}-V_{TH}-V_{DS,sat})
ID=WvsatCox′(VGS−VTH−VDS,sat)
工作在饱和区的短沟道MOSFET的漏电流随着
V
G
S
V_{GS}
VGS线形增加，而长沟道理论表明漏电流随着
V
G
S
V_{GS}
VGS呈现平方率关系
- 负偏置温度不稳定性（NBTI）
在现代PMOS器件中，当栅电压低于源电压（ V S G < 0 V_{SG}<0 VSG<0）时，会观察到器件的关键参数如阈值电压随着时间漂移。一直以来，俘获在氧化物中的空穴的脱离及界面态的产生认为是其原因。NBTI在NMOS中也存在，但是在PMOS中更明显。
-
氧化层击穿：为了保证器件的可靠性，穿过器件栅氧化层的最大电场应当限制在10MV/cm.
-
漏致势垒降低（DIBL）：漏端和源端之间加上电压后，漏端感应势垒的·降低会使阈值电压下降。**在漏端施加的正电压有助于将电子吸附到栅极氧化层下方，栅极所需的电压减小，阈值电压降低。**由于阈值电压随着 V D S V_{DS} VDS的增加而减小，结果导致漏电流增加，从而减少了MOSFET的输出电阻。
- 栅致漏电流泄露（GIDL）:GIDL用来描述漏端到衬底的泄漏电流。当器件工作在堆积状态（ V G S < 0 V_{GS}<0 VGS<0，假设NMOS器件的栅为地电位）,表面和衬底电势几乎相等。在这种情况下，当漏端处于较高电势时，雪崩倍增或带间的隧穿加剧，栅极下方的少数载流子被扫至衬底而形成泄漏电流。
- 栅隧穿电流：随着栅氧化层厚度按比例缩减，直接隧穿通过栅的载流子的几率越来越高，形成栅电流。
电噪声分析
噪声类型：
-
由于电荷在导线或者器件中的离散随机运动而引起的噪声（称为电路固有噪声，如热噪声、散粒噪声、闪烁噪声等）
-
量化噪声（有模拟信号转化为有限字长的数字噪声）
-
耦和噪声（由临近电路间的相互馈通或者干扰而引起的）
热噪声
电阻的噪声主要是电子在热效应作用下随机运动的结果。这种类型的噪声就是热噪声，也叫约翰逊噪声。电阻的热功率可以有功率谱密度表征：
V
R
2
(
f
)
=
4
k
T
R
，
K
=
13.8
×
1
0
−
24
W
S
/
K
,
单
位
为
V
2
/
H
z
V_R^2(f)=4kTR，K=13.8 \times 10^{-24}WS/K,单位为V^2/Hz
VR2(f)=4kTR，K=13.8×10−24WS/K,单位为V2/Hz
- 积分噪声
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-oLoyUaSy-1599879428888)(https://i.loli.net/2020/09/05/vsHl6YRAUPS2JZe.png)]
此电路唯一能产生噪声的元件是电阻。电阻产生热噪声。电阻的噪声频谱密度为
4
K
T
R
\sqrt{4KTR}
4KTR,于是输出噪声频谱密度为：
V
o
n
o
i
s
e
(
f
)
=
4
k
T
R
1
/
j
ω
C
1
/
j
ω
C
+
R
=
4
k
T
R
1
+
j
f
f
−
3
d
B
V_{onoise}(f)=\sqrt{4kTR} \frac {1/jωC}{1/jωC+R}=\frac {\sqrt{4kTR}}{1+j\frac{f}{f_{-3dB}}}
Vonoise(f)=4kTR1/jωC+R1/jωC=1+jf−3dBf4kTR
由于
V
o
n
o
i
s
e
,
r
m
s
(
f
)
=
N
E
B
×
V
o
n
o
i
s
e
(
f
)
V_{onoise,rms}(f)=\sqrt{NEB\times V_{onoise}(f)}
Vonoise,rms(f)=NEB×Vonoise(f)，所以输出噪声电压的均方值为
V
o
n
o
i
s
e
,
r
m
s
(
f
)
=
N
E
B
×
V
o
n
o
i
s
e
(
f
)
=
1
2
π
R
C
×
（
π
/
2
）
4
K
T
R
=
K
T
C
V_{onoise,rms}(f)=\sqrt{NEB\times V_{onoise}(f)}=\sqrt {\frac{1}{2πRC} \times （π/2）4KTR}=\sqrt {\frac {KT}{C}}
Vonoise,rms(f)=NEB×Vonoise(f)=2πRC1×（π/2）4KTR=CKT
此电路中的热噪声均方根值受到电容大小的限制，与电阻大小无关
- 散粒噪声
散粒噪声是由电荷穿越势垒（比如二极管）的离散运动造成的。功率谱密度：[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-4yUevrT2-1599879428889)(C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20200820220955172.png)]
若要出现散粒噪声，必须要有势垒和流动的电流。散粒噪声在长沟道MOSFET不会出现。由于栅隧穿电流的存在，在短沟道MSOFET中就会出现散粒噪声。当一个长沟道MOS工作在饱和区时，进入沟道和漏极之间耗尽区的电荷具有离散性。但是这种离散运动是由MOSFET沟道电阻的温度变化引起的，而不是由穿越势垒并被电场清扫干净的载流子引起的。
-
闪烁噪声
闪烁噪声是一种低频噪声，也叫粉红噪声（出现在可见光谱中较低频段的淡红色光或者1/f噪声）
模拟设计模型
长沟道模型
体效应跨导
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-udo8Tu1R-1599879428891)(https://i.loli.net/2020/09/05/rVkhsYfaACBHNZ6.png)]
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-glhxyvuj-1599879428893)(https://i.loli.net/2020/09/05/gpFK1tqrzd23Dvi.png)]
输出电阻
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-Y18A6qQD-1599879428894)(https://i.loli.net/2020/09/05/1L9GD4CTVfYMQ23.png)]
MOS管的转换频率 f T f_T fT
PMOS的转换速度比NMOS慢，因为空穴迁移率比电子迁移率低。**对于短沟道MOSFET，迁移率μ不再是一个常数，随着沟道长度的缩短（μ=v/E，增强了漏端和沟道长度的电场强度）开始下降，因此将μ/L看做一个相对不变的常数，因此对于短沟道：
因此为了高的速率，需要采用尽可能小的沟道长度和尽可能大的过驱动电压。
模拟设计的通用器件尺寸
- 对于2通用的模拟设计，采用的L一般为最小值的2~5倍。在模拟设计中，采用的L为2倍，作为在速度和增益之间的一个较好的折中。
- 对于通用设计，采用的 V G S − V t h V_{GS}-V_{th} VGS−Vth一般为VDD的5%
**亚阈值$ g_m 和 和 和V_thn$ **
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-hPwnm6qG-1599879428899)(https://i.loli.net/2020/09/05/ux56B9OmGgEs4AY.png)]
当MOS工作在亚阈值区时，跨导随着偏置电流增加而线性增加，**但是工作在亚阈值区的MOS的速度 f T f_T fT相当低。小电流对器件自身电容的充电将它的速度小于MHz.随着CMOS缩小，MOS本身的固有速度提高了。因此增加了工作在亚阈值区的设计。
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-AxTor0UO-1599879428901)(https://i.loli.net/2020/09/05/jCBmYbwIShJVxAq.png)]
温度效应
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-q2rEfe8w-1599879428902)(https://i.loli.net/2020/09/05/cXENUg6kKFAb9vm.png)]
随着温度变化的是迁移率和阈值电压
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-enDxMipL-1599879428902)(C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20200821101544992.png)]
迁移率随着温度上升而减小。
随着温度的上升， V t h V_{th} Vth和μ都会减小，迁移率μ的减小将使得 I D I_D ID减小，而阈值电压 V T H V_{TH} VTH的减小，使 I D I_D ID增大。在低 V G S V_{GS} VGS处，阈值电压的变化起主要作用，漏电流随着温度上升而增加。而在高 V G S V_{GS} VGS，迁移率的变化其主要作用，漏电流随着温度上升而降低。当这些效应相互抵消时，漏电流不随温度变化
短沟道MOSFET
-
输出电阻
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-Wfr2dTvN-1599879428905)(https://i.loli.net/2020/09/05/8r2W5bEL1uvwgtP.png)]
-
正向跨导
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-YhApMzNh-1599879428906)(https://i.loli.net/2020/09/05/HNh4dcumA5soSpZ.png)]
-
转换频率
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-47ITVRgb-1599879428908)(https://i.loli.net/2020/09/05/Iwo5C7zGjLS9ZmM.png)]
专用设计
注意上式与漏电流无关，它完全是基于MOSFET的沟道长度和迁移率的，它表明了如果增益增加，速度就会下降。**对于短沟道MSOFET，GFT只单独依赖于迁移率（短沟道下，迁移率会下降，μ/L相当于不变常数。MOSFET的 f T f_T fT与L成比例，而不是与 L 2 L^2 L2成比例。
对于工作在强反型的器件，增益为以下式子，该式子表明增益会随着漏电流增加而减小
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-7swymMcH-1599879428910)(https://i.loli.net/2020/09/05/tNaBF8cEx9OJMCd.png)]
以下式子表明开环增益会随着L的增加或者 V G S V_{GS} VGS的减小而增大。
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-5j1hi8el-1599879428911)(https://i.loli.net/2020/09/05/j9aZIrsDeXnSk3q.png)]
当MOSFET工作在亚阈值区（弱反型区）时，可写出：
上式表明长沟道MOSFET工作在亚阈值区时，增益与漏电流无关。
短沟道MOSFET的开路增益要比长沟道的开路增益要低的多，但是器件越小对高速设计越好，因为器件的 f T f_T fT较高。一般而言对于高速设计采用小尺寸工艺，对于低频设计采用较老的CMOS工艺。
MOS噪声模型
-
漏电流噪声模型
mosfet的噪声是由热噪声和闪烁噪声引起的。由沟道电阻，其模型是饱和区电阻为 3 2 g m \frac {3}{2g_m} 2gm3然后积分得到，不考虑面积关系，线性区电阻为 R c h R_{ch} Rch，引发的MSOFET在饱和区的热噪声可用功率谱密度PSD表示为
I R 2 ( f ) = 4 K T 3 2 g m = 8 k T g m 3 I_R^2(f)=\frac {4KT}{\frac {3}{2g_m}}=\frac {8kTg_m}{3} IR2(f)=2gm34KT=38kTgm
此噪声电流源跨接了MOSFET的漏端和源端。 -
闪烁噪声
闪烁噪声（1/f噪声）是由于电荷在氧化层/半导体界面被俘获造成的，只要在非连续的材料中有直接电流流过就会有闪烁噪声出现。闪烁噪声模型可用PSD表示：
I 1 / f 2 ( f ) = K F I D A F f ( C o x L ) 2 I_{1/f}^2(f)=\frac {KFI_D^{AF}}{f(C_{ox}L)^2} I1/f2(f)=f(CoxL)2KFIDAF
MOS的漏电流噪声总PSD写作：
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-2td1NpkX-1599879428913)(https://i.loli.net/2020/09/05/GnerwOE1JpgaLyB.png)]
MOS的输入相关噪声PSD写作：
在较老的CMOS技术中，比如说350nm和更早技术时代，n型多晶硅用来形成NMOS和PMOS器件的栅（单功函数栅极）。这使PMOS器件的沟道免于直接在栅氧化物下方的表面形成，反而会在器件中形成一个掩埋型沟道。这样避免了电流在氧化物和半导体表面传导，还避免了载流子的俘获和随机释放，而后者是MOSFET的漏电流闪烁噪声的主要组成部分。其结果是在较老的几代CMOS工艺中，PMOS器件相比NMOS器件有着相当好的噪声性能。
在现代工艺中，n型多晶硅用来形成NMOS器件的栅，而PMOS器件的栅是采用的P型多晶硅。结果是两种器件都用的表面沟道，因此此时采用PMOS器件优势就消失了，而NMSO器件大的gm在低噪声设计成为首选器件。
OS技术中，比如说350nm和更早技术时代，n型多晶硅用来形成NMOS和PMOS器件的栅（单功函数栅极）。这使PMOS器件的沟道免于直接在栅氧化物下方的表面形成，反而会在器件中形成一个掩埋型沟道。这样避免了电流在氧化物和半导体表面传导，还避免了载流子的俘获和随机释放，而后者是MOSFET的漏电流闪烁噪声的主要组成部分。其结果是在较老的几代CMOS工艺中，PMOS器件相比NMOS器件有着相当好的噪声性能。
在现代工艺中，n型多晶硅用来形成NMOS器件的栅，而PMOS器件的栅是采用的P型多晶硅。结果是两种器件都用的表面沟道，因此此时采用PMOS器件优势就消失了，而NMSO器件大的gm在低噪声设计成为首选器件。
9542
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
