本文探讨了在使用SystemVerilog时遇到的关于`function`在`ModelSim`中编译和运行的问题。通过示例Code1和Code2说明了在定义`function`时添加`automatic`关键字的重要性。同时，文章提出疑问，如何将`function`包含在`program`结构中，类似Code3所示，并展示了尝试的Code4及其导致的编译警告和运行错误。错误信息表明在非`program`设计单元中非法访问`program`项。
是在学习SV过程中，运行书上的例子，碰到的问题。
功能：函数返回数组。
Code1：
/*书上提供的例子，存在错误，不可运行
function void init(ref int f[5], int start);//主要是函数定义时没有声明automatic属性
foreach(f )
f = i + start;
endfunction
initial begin
int fa[5];
fa = init(fa,5);
foreach(fa)
$display("fa[%0d] = %0d", i, fa);
功能：函数返回数组。
Code1：
/*书上提供的例子，存在错误，不可运行
function void init(ref int f[5], int start);//主要是函数定义时没有声明automatic属性
foreach(f )
f = i + start;
endfunction
initial begin
int fa[5];
fa = init(fa,5);
foreach(fa)
$display("fa[%0d] = %0d", i, fa);
最低0.47元/天 解锁文章
4748
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
