实验要求
1.下载安装Logsim 数字逻辑仿真软件。(从附件下载,先安装Java运行环境JDK,再运行Logsim)
2.在Logsim中设计一个1bit半加器电路,确保运算测试正确后,保存为子电路,文件名为half_adder.
3.在完成1bit半加器电路基础上,实现一个1bit全加器电路,保存为子电路,文件名为full_adder.
4.理解全加器和二进制补码的原理,用Logsim设计实现一个4位二进制数的补码器电路,要求:当输入一个4位二进制数后,补码电路将输出对应的4位二进制补码。 补码原理如下: (1)正数与原码相同; (2) 负数的补码,将其原码除符号位外的所有位取反(0变1,1变0,符号位为1不变)后加1。 同一个数字在不同的补码表示形式中是不同的。比如10进制数值-15的二进制原码是10001111,其补码在8位二进制中是11110001,然而在16位二进制补码表示中,不足位数要用符号位补全,也就是1111111111110001。 因为正数和负数的补码运算规则不一样,取决与输入二进制数的最高位(符号位)。从简单入手,你可以先只考虑输入为负数情况的补码运算。补码运算中有一个加1运算,需要用全加器实现。 4位全加器可以用4个1位(bit)全加器级联得到。
实验过程
↑在logsim-evolution中设计的半加器电路图
实现两个信号的输入并输出信号的和及进位
↑在logsim-evolution中设计的全加器电路图
能输入两个信号和进位输入并输出和信号和进位输出
↑在logsim-evolution中设计的四位二进制补码器的电路图
实现输入一个四位二进制数后输出其补码四位二进制数
实验结果
经过本次实验,我初步了解了logsim-evolution的使用方法,并在logsim-evolution中设计了半加器、全加器、四位二进制补码器,使我受益匪浅。