《数字电子技术基础》3.3 CMOS门电路（下）

最新推荐文章于 2024-05-23 12:07:11 发布

追逐者-桥

最新推荐文章于 2024-05-23 12:07:11 发布

阅读量3.4k

点赞数 2

分类专栏： # 一、基础课程文章标签：数字电路技术数字电子技术基础 CMOS门电路

本文链接：https://blog.csdn.net/ARM_qiao/article/details/124254435

版权

一、基础课程专栏收录该内容

11 篇文章 56 订阅

订阅专栏

关于CMOS门电路基础知识请参考本人的另一篇学习博客，CMOS门电路（上）：

《数字电子技术基础》3.3 CMOS门电路（上）_FPGA-桥的博客-CSDN博客介绍了MOS管和CMOS管的结构，并分析了CMOS反相器的特性。https://blog.csdn.net/ARM_qiao/article/details/124241033

上面一张图对CMOS门电路（上）进行了概括，如果其中换有什么不懂的地方，请翻看上面链接博客。

前言

《数字电子技术基础》第3.3节后半部分学习笔记，该部分主要介绍除了反相器，其他逻辑功能的CMOS门电路。

3.3.5 其他类型的CMOS门电路

一、其他逻辑功能的CMOS门电路

在CMOS门电路系列中，除反相器外常用的还有：或非门、与非门、或门、与门、与或非门、异或门等。在介绍本部分时不在加入CMOS管输入端的保护电路，保护电路将输入电压钳位在【-0.7V ~ VDD+0.7V】其保护电路请参考上面CMOS门电路（上）的博客。

图3.3.27 CMOS与非门，是由两个并联的P沟道增强型MOS管T1、T3接高电平，负责上拉部分，即真值表中输出为高电平的情况；两个串联的N沟道增强型MOS管T2、T4接低电平，负责下拉部分，即真值表中输出为低电平的情况。A控制T1、T2形成的反相器；B控制T3、T4形成的反相器。只有A、B都为1时，T2、T4导通，T1、T3截止，Y=0；否则Y均不能为低电平。逻辑式：Y=(A · B)'。上拉为PMOS管；下拉为NMOS管

上拉和下拉存在互补关系，与摩根定理中的与或逻辑式和或与逻辑式的相等关系，成对应关系

注：F=A'B'+C'D，由于D并不是反变量，故应该变为反变量这里采用级连，即D' = F。

图3.3.27 CMOS或非门，是由两个串联的P沟道增强型MOS管T1、T3接高电平；两个并联联的N沟道增强型MOS管T2、T4接低电平。只有A、B 都为0时，T1、T3导通，T2、T4截止，Y=0；否则Y均不能为高电平。逻辑式：Y=(A+B)'。

利用与非门、或非门和之前学的反相器又可以组成与门、或门、与或非门、异或门等。例如与非门加反相器为与门。

注意：以上与非与或非门电路最然很简单，但是依然有缺点。

首先，其输出电阻 $R_{O}$ 受输出端状态的影响。假定每个MOS管的导通内阻均为 $R_{ON}$ ，截止内阻 $R_{OFF}\approx \infty$ ，根据图3.3.27分析可知：

其次，输出的高、低电平受输入数目的影响。输入端数目越多，串联的驱动管数也越多，输出的低电平 $V_{OL}$ 也越高。因此输入端工作状态不同对电压传输特性也有一定的影响。

为了克服以上缺点，实际生产的4000系列和74HC系列CMOS电路中均采用带缓冲的结构，也就是在输入输出端加了一级反相器。加上缓冲器后，与非与或非电路就会互换。

带缓冲器的门电路对CMOS门电路的影响为输出电阻、输出的高低电平以及电压输入特性将不受输入端状态的影响。而且，电压传输特性的转折区也变得更陡了，但是原来的输入输出特性不变。

对外呈现的输入输出特性与反相器相同。

二、漏极开路输出门电路（OD门）

在CMOS电路中，为了满足输出电平变换、吸收大负载电流以及实现线与连接等需要，有时将输出电路结构改为一个漏极开路的MOS管，构成漏极开路（Open—Drain OutPut）门电路，简称OD门。74HC03的电路结构示意图。它的输出电路是一个漏极开路的N沟道增强型MOS管TN。菱形下方的横线表示输出低电平时为低输出电阻。

当线与时其中一个为上拉PMOS管导通，另一个为下拉NMOS管导通，由于MOS管导通时源极与漏极的电阻很小，相当于正负极短路。为实现线与时不会出现短路，这里OD门将上拉的PMOS管去除，换成上拉电阻，因此在线与的时候有上拉电阻的存在，不会出现短路现象。因此在OD门工作时必须将输出端经上拉电阻RL接到电源。如图OD门实现线与功能。