CMOS三态门

CMOS三态门

电路结构 & 逻辑符号

结构分析：

• A是信号输入端，Y是输出端，$\overline{EN}$是控制信号端,也称使能端
• 在反相器的基础上串接了 PMOS 管 $T_{P2}$ 和 NMOS 管 $T_{N2}$

工作原理

1. $\overline{EN}$ = 1，即为高电平 $V_{DD}$ 时，$T_{P2}$ 、 $T_{N2}$ 均截止，Y 与地和电源都断开了,输出端呈现为高阻状态, 用 $Y=Z$ 表示
2. $\overline{EN}$ = 0，即为低电平 0v 时，$T_{P2}$ 、 $T_{N2}$ 均导通，$T_{P1}$ 与 $T_{N1}$构成反相器
   故$Y=\overline{A}$
   $A=0$ 时，$Y=1$, 为高电平
   $A=1$ 时，$Y=0$, 为低电平

综上所述可知，其输出端 $Y$ 有高阻、高电平、低电平三种状态，所以称之为三态门

真值表

A	$\overline{EN}$	Y
0	0	1
1	0	0
\	1	Z

逻辑符号控制端电平的约定

三态门的逻辑符号中：

1. 使能端有小圆圈者为低电平有效，即在该使能端加的信号为低电平时，三态门处在工作状态，$Y=\overline{A}$, ，为高电平时被禁止，$Y=Z$
2. 使能端无小圆圈者为高电平有效，即在该使能端加的信号为高电平时，三态门处在工作状态，$Y=\overline{A}$, ，为低电平时被禁止，$Y=Z$