DC基础学习（一）

    Design Compiler（以下简称DC）是Synopsys公司用于做电路综合的核心工具，可以将HDL描述的电路转换为基于工艺库的门级网表。本系列主要介绍综合相关的知识以及DC工具的使用。

---

 

1、什么是综合？

    综合是将思想（RTL）转变为可制造的设备（NetList），以执行预期的功能。

    在整个数字芯片设计的流程中，综合是RTL Design和PD的一个分界线，将HDL描述的电路转换为基于工艺库的门级网表。

 

2、综合（Synthesis）包括哪三个步骤？

逻辑综合分为三个阶段：

• 转译（Translation）：通过read_verilog命令将RTL翻译成GTECH，翻译之后的GTECH电路是没有timing和load的特性的，相当于把.v文件（RTL电路）转换为只有DC能看懂的.ddc文件，这一步的转译跟工艺库是独立无关的；