D触发器实现计数器

最新推荐文章于 2024-06-22 00:34:47 发布

CLL_caicai

最新推荐文章于 2024-06-22 00:34:47 发布

阅读量2.8w

点赞数 10

分类专栏：数字IC基础 # 数字IC/FPGA/Verilog基础

本文链接：https://blog.csdn.net/CLL_caicai/article/details/107073780

版权

本文介绍了如何利用D触发器设计计数器，重点在于4进制计数器的设计，包括状态映射和状态方程的建立。以4进制计数器为例，通过2个D触发器，状态编码为00-01-10-11，并给出了Q0和Q1的状态转移方程。最后提到了设计验证阶段，包括仿真和电路设计。

摘要由CSDN通过智能技术生成

基于寄存器的计数器比较常见，时钟上升沿加1即可；基于D触发器的计数器，需要进行状态映射，将计数器的各位对应到各个触发器上，本质即为状态机的次态设计。

以4进制计数器为例，使用D触发器实现该功能；

为实现4进制计数器，需要2个D触发器，状态编码如下：

cnt：00-01-10-11

Q1Q0：00-01-10-11

进一步得到状态方程：

Q0_n = ~Q0;

Q1_n = (~Q1&Q0) | (Q1&~Q0);

代码：

`timescale 1ns / 1ps



module d_cnt(
in

关注

专栏目录