Vivado中FFT9.1 IP核的使用（4）——SCALE_SCH缩放设置

最新推荐文章于 2024-01-18 18:41:46 发布
最新推荐文章于 2024-01-18 18:41:46 发布
阅读量4.9k 收藏 29
点赞数 3
分类专栏： FPGA项目实战 数字IC基础
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/CLL_caicai/article/details/107162352
版权

在Vivado中FFT9.1 IP核的使用（3）——线性调频信号FFT的基础上，对SCALE_SCH进行测试

1、SCALE_SCH介绍

SCALE_SCH对FFT过程的缩放进行设置：

  • SCALE_SCH对FFT变换各阶段的缩放进行设置，长度与FFT方式和变换长度有关，比如基2FFT，1024点，对应阶段数为10；
  • 每阶段使用两位进行设置，可以设置为0-1-2-3，对应移位位数，反映在缩放倍数上实际为：0-2-4-8倍；
  • SCALE_SCH从高到低，分别对应FFT最后阶段到初始阶段；

2、仿真

对线性调频信号进行FFT时，IP配置情况如下：

SCALE_SCH位数=阶段数*2=20与分析一致

分别按照不缩放、缩放4倍两种情况进行仿真：

最低0.47元/天 解锁文章
CLL_caicai
关注
  • 3
    点赞
  • 踩
  • 29
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
专栏目录
FFT IP核调用与仿真之SCALE压缩因子设置
weixin_30354675的博客
08-20 1497
关于FFT IP核的配置，网上有很多相关的资料可以参考，但是唯独涉及到scaled压缩因子设置这个参数，资料却非常匮乏，这是个什么参数，应该整么设置，设置后对结果输出会有什么影响，整样才能知道它设置的合理不合理？ 先来看一下官方说明手册里关于scaled的说明： 翻译过来就是：对于Pipelined Streaming I/O结构，将临近的一对基2阶组在一起，即阶...
VIVADO FFT IP核使用以及MATLAB验证（有详细的源代码和注释）
08-01
简介： 结合VIVADO 的FFT IP核的使用，编写Verilog 代码进行配置和相应的testbench文件的编写，并结合MATLAB软件产生测试数据并进行后续的计算结果误差分析。有详细的源代码以及注释。
VIVADO FFT IP核使用之SCALE_SCH的配置
weixin_47113615的博客
01-05 2004
VIVADO FFT IP核使用之s_axis_config的配置，主要介绍了SCALE_SCH的配置。
vivado FFT ip 9.1 FPGA定点使用例子 C-Model
weixin_46667111的博客
07-13 2453
1
【FPGA】：ip核----fft
weixin_43778388的博客
04-16 8838
文章目录三、 参考资料 三、 参考资料 VivadoXilinxFFTIP核v9.0使用详解（附仿真实例) Vivado IP核：FFT实验 基于VIVADO 2015.4 的FFT IP核仿真 Vivado2017.4上实现FFT，使用FFT IP核
vivado之FFT ip核的入门学习（已补充调用模块）
热门推荐
liufulim的博客
09-25 1万+
之后还会介绍连续FFT
Vivado_FFT IP核 使用详解
学无止境
03-21 4757
本文详细介绍了Vivado中的FFT IP核的参数和配置方法。
FPGA中FFT IP核应用（一）
qq_41894385的博客
05-06 6509
小编是做通信相关的FPGA工程师，在工作当中必然要用到快速傅里叶变换，那么就有必要讲解一下关于Xilinx器件的FFT IP核用法。首先Xilinx器件经过ise到vivado的软件升级，其对应FFT IP核也相应的升级了，由之前的版本升级为现在的aAXI4总线版本。本文着重介绍AXI4总线版本，也会将之前的ISE版本进行介绍。 ...
Xilinx FFT IP使用总结
weixin_39789553的博客
01-13 5781
Xilinx FFT IP使用总结一、概述二、FFT IP 配置过程1、步骤一：配置FFT 点数及工作模式2、步骤二：配置数据格式、输出数据顺序、循环前缀等信息3、步骤三：配置内部资源优化选项4、步骤四：查看生成了FFT信息，重点注意生成参数的格式三、FFT IP的test bench四、FFT结果及时序分析1、整体时序波形2、FFT输入数据时序波形3、FFT输出结果时序波形4、FFT输出结果分析1）FPGA计算结果2）matlab计算结果3）结果比对五、基2突发、基4突发、pipeline三种模式资源占用
FFT9.1 IP核使用笔记.zip
04-21
内含自己使用过程中的笔记，包含配置界面的每个选项和参数的讲解，以及ip核的每个引脚的解释。笔者是参考了官方的product guide,以及各种网络资源而总结而成，部分引用标出了原博客来源。压缩包中还有官方给出的英文...
VIVADO中UART IP核使用
最新发布
05-21
VIVADO中UART IP核 使用的是AXI-lite通信协议，...该工程中使用了UART IP核，并且写了AXI-Lite mater部分代码实现UART IP核通信，在tb文件中写了UART rtl代码，可实现IP核与代码直接的发送接收。代码可直接进行仿真。
Vivado FFT IP核例程
05-12
FFT实验例程完整版工程，包含tb激励文件，可以仿真，建议使用modelsim进行仿真。 可以查看https://blog.csdn.net/qq_41894385/article/details/124611267文档，解压密码也在该文档。
Vivado Xilinx FFT快速傅里叶变换IP核详解
04-30
快速傅里叶变换v9.0 IP核指南 ——Vivado设计套件 介绍：Xilinx FFT IP核是一种计算DFT的有效方式。 特点：•前向变换（FFT）和反向变换（IFFT）在复数空间，并且可以在运行的同时进行选择配置 •变换点数...
Vivado FFT IP核
小瑞同学的博客
01-14 3260
摘要：详细介绍了Vivado FFT IP核的参数意义和配置以及IP核的接口意义，对IP核进行了仿真分析。
VIVADO-FFT IP核学习记录
qq_44366923的博客
12-04 2342
② 找到Customizing and Generating the Core(不同手册可能题目不一样)，查看IP核的创建过程中各个参数的意义和设置方法。① 找到user guide / product guide 并打开。③ 找到port description ，查看接口注释。查找别人用IP核的经验、教程，快速上手。根据用户手册使用IP核。根据网络教程使用IP核。
Xilinx FFT IP核详解三
lit_sang的博客
01-18 1791
引言：我们在利用FFT IP核进行FPGA设计时，需要理解FFT相关的操作理论，比如FFT蝶形运算带来的位宽扩展、FFT实现资源与性能的权衡、如何实时更新FFT变换点数、缩放等相关配置及FFT操作时序等。本文我们就针对这些问题进行详细的介绍。
Vivado2017.4上实现FFT，使用FFT IP核
qq_45087676的博客
01-20 7529
Vivado2017.4上实现FFT，使用FFT IP核   在进行FFT实现前，当然需要提前了解一下快速傅里叶变换（FFT）的基本概念和基础知识啦！ 一、快速傅里叶变换（FFT）   FFT是一种DFT的高效算法，称为快速傅立叶变换（fast Fourier transform）。傅里叶变换是时域一频域变换分析中最基本的方法之一。在数字处理领域应用的离散傅里叶变换(DFT：Discrete Fourier Transform)是许多数字信号处理方法的基础 [1] 。   FFT基本上可分为时间抽取法和频率
21-05-16 Vivado FFT IP核调试问题若干（真相是假）
JARVISSSS的博客
05-18 4048
概述 该IP核主要用于完成FFT或者IFFT等功能，接口信号也分为几个类型:IP核基本信号（配置信号、时钟信号等）、接收信号部分（AXI从端口，用于接收需要处理的信号）、发送信号部分（AXI主端口，用于发送FFT/IFFT后的结果）、工作状态的时间变量。 例化说明： //fft ip核例化 20位数据 xfft_0 u_fft( .aclk(CLK_62_5M), // 时钟信号（input） .a
vivado中Cordic IP核使用——计算正余弦（sin/cos）
CLL_caicai的博客
07-08 1万+
目录 1、Cordic算法介绍 2、Cordic IP核介绍 3、仿真 4、存在的问题 5、参考 1、Cordic算法介绍 cordic算法将正余弦计算转换为简单的迭代过程（一系列的加减和移位操作）， 非常适合硬件实现，是对正余弦等数学计算的逼近。 以旋转过程为例，简述cordic算法思想（计算正余弦可以认为起始点P在x轴上，旋转结果的xy坐标即为旋转角度的cos、sin）： 和差化积公式： ...
vivado中fft ip核的使用例程
03-31
下面是使用 Vivado 中 FFT IP 核的例程： 1. 打开 Vivado，创建一个新的工程。 2. 在工程中添加 FFT IP 核。在“IP Integrator”中，选择“Add IP”并搜索“FFT”，然后添加 IP 核。 3. 配置 FFT IP 核。双击 IP 核以打开配置界面。您可以选择 FFT 类型和大小，以及其他选项。根据您的需求进行配置。 4. 添加输入和输出端口。在“IP Integrator”中，选择“Diagram”视图，然后单击右键并选择“Add IP Ports”。添加输入和输出端口。 5. 连接输入和输出端口。将输入和输出端口连接到 FFT IP 核的输入和输出端口。确保连接正确并没有错误。 6. 配置设计。在“IP Integrator”中，选择“Run Block Automation”以自动配置设计。您也可以手动配置设计以满足您的需求。 7. 生成位流文件。在“Flow Navigator”中，选择“Generate Bitstream”以生成位流文件。确保没有错误并成功生成位流文件。 8. 加载位流文件。将位流文件加载到 FPGA 中并启动板子。 9. 测试 FFT IP 核。使用测试向量或其他测试方法测试 FFT IP 核的功能。确保 FFT IP 核能够正确执行 FFT。 这些步骤提供了一个基本的例程，可帮助您使用 Vivado 中的 FFT IP 核。您可以根据需要进行修改和扩展。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值